| Laatija | Viesti |
|---|
qslazio
Liittynyt: 23. toukokuuta 2004
Posts: 194
Auttanut: 9
|  15 maaliskuu 2007 16:26 kuinka määrällisesti MOS kytkin S / H lineaarinen asettumisaika virhe ADC? | | |
|
| Oletetaan CMOS-kytkin vastus ja näytteenotto kondensaattori on vakio ja ajo jännitteen lähde on ihanteellinen. Ja tämä S / H on tarkoitettu ADC.
Sitten ainoa virhe lähde CMOS-kytkin näytteen pidä piiri on lineaarinen asettumisaika (Haluan vain unohtaa maksu-injektion tai feedthrough).
Niin kauan kuin edellä mainitut edellytykset toteutuvat, lineaarisia asettumisaika vain skaalaa panos hieman (1-exp (-ts/tau)) "tau = 1 / (Ron × Csamp)". Ja se ei käyttöön vääristyminen tai lisätä melutaso. Se vain skaalaa signaalin saada vähän.
Kysymykseni on, kuinka tämä on lineaarinen asettumisaika virhe liittyy S / H tai ADC: n ENOB tai päätöslauselmaan. Kuten tiedämme ADC: n ENOB liittyy kanssa SNR joka voidaan määrittää FFT-analyysi.
Mutta kun emme otokseen jännite n FFT, jolla on lineaarinen asettumisaika virhe. Vaikuttaa siltä, että se ei muuta tulosta SNR erittäin paljon, koska mitään ylimääräistä melua / vääristymiä on lisätty ja se vain skaalaa syöttämiseen vähän.
Olen pyytänyt tämän, koska olen nyt optimoimalla yksi CMOS näytteenotto vaihteen sigma-delta ADC kanssa FFT-analyysi. Koska haluan vähentää maksu injektioneste indeced vääristyminen. Olen vähentää vaihtaa kokoa. Haluan tietää, kuinka pieni voin mennä turvallisuutta.
Jokainen, auta minua!
Kiitos paljon. |
|
| Palaa alkuun | |
 |
gingerjiang
Liittynyt: 01 maaliskuu 2006
Posts: 212
Auttanut: 11
| | 16 maaliskuu 2007 3:23 Re: miten määrällisesti MOS kytkin S / H lineaarinen asettumisaika virhe | | |
|
| suorittamista varten ADC eivät olisi huonontunut, S / H circuit selvittäminen koskemaan koko päätöslauselman ADC, joten asettumisaika virhe exp (-ts/tau) olisi vähemmän kuin LSB / 2, ADC
vähentää maksu injektion vaikutus, vain vähentämällä vaihtaa koko ei riitä. ja vähentää tätä käyttää koko erotusdiagnoosissa arkkitehtuuri ja alhaalta plane näytteenotto tekniikkaa.
asettaa vaihtaa koko varmistamiseksi otantavirhe näytteenottopaikkojen vaiheessa edelleen koko päätöslauselmaa.
onnea |
|
| Palaa alkuun | |
|
qslazio
Liittynyt: 23. toukokuuta 2004
Posts: 194
Auttanut: 9
| | 16 maaliskuu 2007 3:48 Re: miten määrällisesti MOS kytkin S / H lineaarinen asettumisaika virhe | | |
|
| kiitos vastauksesta.
intuitiivisesti olen kanssanne samaa mieltä, että S / H pitäisi ratkaista kanssa ADC: n päätöslauselmaa.
Mutta minä olen vain olettaa lineaarinen asettumisaika virhe vain skaalaa panos ilman melua, olenko oikeassa? Jos tämä on oikein, SNR vain laski 20 * log (0,99) ≈ 0.0873dB (oletan 1% lineaarinen asettumisaika virhe), tämä virhe on vähäinen. |
|
| Palaa alkuun | |
|
gingerjiang
Liittynyt: 01 maaliskuu 2006
Posts: 212
Auttanut: 11
| | 16 maaliskuu 2007 5:14 Re: miten määrällisesti MOS kytkin S / H lineaarinen asettumisaika virhe | | |
|
| No, nyt olen sitä mieltä, että lausunto on kohtuullinen S / H circuit vähintään
skaalaus syötteessä vain vähentää signaalin keinu, eli dynamiikkaan, tämä vaikutus on vähäinen
odota muihin mielipiteisiin |
|
| Palaa alkuun | |
|
qslazio
Liittynyt: 23. toukokuuta 2004
Posts: 194
Auttanut: 9
| | 27 maaliskuu 2007 16:49 kuinka määrällisesti MOS kytkin S / H lineaarinen asettumisaika virhe ADC? | | |
|
| Onko kukaan voi auttaa minua? Ole hyvä ja anna kommenttisi.
Kiitos vielä kerran! |
|
| Palaa alkuun | |
|
maxwellequ
Liittynyt: 27 kesäkuu 2001
Posts: 185
Auttanut: 11
| | 27 maaliskuu 2007 20:07 Re: miten määrällisesti MOS kytkin S / H lineaarinen asettumisaika virhe | | |
|
| Hyvä qslazio,
Mitä te sanotte, on totta, jos näytteenotto kondensaattorit ovat purettaviksi ruumassa vaiheen S / H, joka on todennäköisesti sinun tapauksessa (jos edellisen otokseen arvo pysyi tallennetaan siinä kondensaattorit sitten olisi alhainen pass-suodatin ominaisuus, mutta silti ei vääristä).
Ongelmana on, että vaikutuksia, joita et halua sivuuttaa (ei-lineaariset vaihtaa vastuksen, epälineaarisen loistaudit capacitances tehty kytkin transistorit, jotka on ladattu) tekee tämän "voittaa virhe" osaksi epälineaarisuus .... Joten lopussa, paras on taata "täydellisen" asettumisaika (eli merkityksetön ero todellisten ja ihanteellinen otokseen arvo).
Terveisin.
PS: Esimerkiksi, jos oletetaan, että ratkaisemaan S / H vahvistin on lineaarinen sitten ei olisi varmistaa täydellinen ratkaisemiseksi ", koska, jälleen kerran, sinun olisi vain saada virhe. Ongelmana on, että vahvistin on lineaarinen asettumisaika ..... |
|
| Palaa alkuun | |
|
Btrend
Liittynyt: 26 joulukuu 2003
Posts: 424
Auttanut: 55
| | 28 maaliskuu 2007 11:33 Re: miten määrällisesti MOS kytkin S / H lineaarinen asettumisaika virhe | | |
|
| | qslazio wrote: | kiitos vastauksesta.
Mutta minä olen vain olettaa lineaarinen asettumisaika virhe vain skaalaa panos ilman melua, olenko oikeassa? Jos tämä on oikein, SNR vain laski 20 * log (0,99) ≈ 0.0873dB (oletan 1% lineaarinen asettumisaika virhe), tämä virhe on vähäinen. |
Mielestäni
1. jos 1% lineaarinen asettumisaika virhe sovelletaan kaikkiin tason signaalin, näitä virhe on signaalin depent: ΔVmax = Vin_max * exp (-t / τ) = Vin_max * 0,01 = (2 ^ N) VLSB * 0,01
eli ur melu on suurempi, jos panos amplitudi on suurempi.
2. jos 1% lineaarinen asettumisaika virhe on sovellettu 1LSB, näitä virhe on vakio
ΔV = Vin * exp (-t / τ) = VLSB * 0,01
3. jos (1) on totta sitten ur SNR tulee hajota N * 0,303 0,09 dB, myös THD on huonompi
4. jos (2) on totta sitten ur SNR tulee hajota, jonka 0.09dB, kuten u oli ilmoittanut |
|
| Palaa alkuun | |
|
