Säännöt | Uusimmat viestit | aihe RSS | Haku | Rekisteröidy | Kirjaudu sisään

Saatavilla: Yksityiskohtaiset RISC CPU IP Core Design Documentation


Post new topic Reply to topic EDAboard.com Foorumin päävalikko -> PLD, SPLD, GAL, CPLD, FPGA Design -> Saatavilla: Yksityiskohtaiset RISC CPU IP Core Design Documentation
Laatijan Viesti
JohnG300c



Joined: 05 joulukuu 2006
Viestejä: 91


Post 10 huhtikuu 2007 20:42

Saatavilla: Yksityiskohtaiset RISC CPU IP Core Design Documentation

Hei,

Olen ladannut artikkeli sivustonsa, joka kuvaa RISC CPU IP Core
että luotiin yksi asiakkaillemme:
http://www.summitsoftconsulting.com/Pic10IpCore.htm

RISC IP Core on ohje-yhteensopiva Microchip
PIC10F200-sarjan mikro-ohjaimia. Koko suunnittelun asiakirjat ovat saatavilla
sekä koko Verilog lähdekoodi (myös koko joukko testialustoja).
Tämä on yleinen Controller-DataPath muotoilu helposti voidaan siirretty VHDL.

Olen liittänyt suunnittelu asiakirjan ja Verilog lähteistä.

Kiitos,
/ John.

--------------------------------------------
John Gulbrandsen, Summit Soft Consulting
Professional Windows Ohjelmointi

26895 Aliso Creek Rd. Suite B504
Aliso Viejo, CA 92656-5301

Puhelin (877) 839-2543
Fax (877) 349-1818

John.Gulbrandsen (at) SummitSoftConsulting (piste) com
--------------------------------------------
Takaisin alkuun
Google
AdSenseen
Google Adsense
Post 10 huhtikuu 2007 20:42

Mainosten





Anteeksi, mutta sinun täytyy kirjautua nähdäksesi tämän liitteen
Takaisin alkuun
Goodmanin



Joined: 30 syyskuu 2002
Viestejä: 377


Post 11 huhtikuu 2007 2:04

Re: Saatavilla: Yksityiskohtainen RISC CPU IP Core Design Documentatio

Hei,

Tämä IP on ilmainen?
Takaisin alkuun
JohnG300c



Joined: 05 joulukuu 2006
Viestejä: 91


Post 11 huhtikuu 2007 6:40

Saatavilla: Yksityiskohtaiset RISC CPU IP Core Design Documentation

Kyllä, Verilog mukana voi vapaasti käyttää.

/ John.

--------------------------------------------
John Gulbrandsen, Summit Soft Consulting
Professional Windows Ohjelmointi

26895 Aliso Creek Rd. Suite B504
Aliso Viejo, CA 92656-5301

Puhelin (877) 839-2543
Fax (877) 349-1818

John.Gulbrandsen (at) SummitSoftConsulting (piste) com
--------------------------------------------
Takaisin alkuun
Arabiankielinen toisinto Bulgarian versio Katalaani versio Tšekin versio Tanskan versio Saksankielinen toisinto Kreikankielinen toisinto Englanti versio Espanjankielinen toisinto Suomalainen versio Ranskankielinen versio Hindi versio Kroatian versio Indonesian versio Italian version Heprea versio Japanin versio Korean version Liettualaisen versio Latvian versio Hollanninkielinen versio Norja versio Polish version Portugalink version Romanian versio Venäjänkielinen versio Slovak version Slovenian versio Serbian version Ruotsinkielinen versio Tagalog version Ukrainan versio Vietnam versio Kiinalainen versio
Post new topic Reply to topic EDAboard.com Foorumin päävalikko -> PLD, SPLD, GAL, CPLD, FPGA Design -> Saatavilla: Yksityiskohtaiset RISC CPU IP Core Design Documentation
Sivu 1 / 1

subj

text

Kaikki ajat ovat GMT 1 tunti
Samankaltaisia aiheita:
CPU @ RTL Design - Verilog (täydellinen dokumentaatio) (24)
Miten voit käyttää IP-ydin ja suunnittelu ydin? (2)
syntetisoimiseksi 16-bittinen RISC-suoritin (2)
REQ: SystemC malli RISC CPU (3)
Multi aikana ohjeita RISC CPU! (3)
Auta minua simuloida CPU RISC! (2)
MAC IP Core Design (4)
RISC CORE (5)
COLDFIRE core - reques yksityiskohtaista kuvausta (3)
muotoilu menetelmä Xilinx IP-ydin? (2)


Väärinkäyttöä | | Administrator | | valvojat | | Tue meitä | | sivukartta
topic RSS