elektroniikka foorumi

Säännöt | Uusimmat viestit | aihe RSS | Haku | Rekisteröidy | Kirjaudu sisään

digitaalinen ajastin JK flip flop


Post new topic Reply to topic EDAboard.com Foorumin päävalikko -> Hobby Circuits ja pienet hankkeet ongelmat -> digitaalinen ajastin JK flip flop
Laatijan Viesti
Brons



Joined: 22 maaliskuu 2007
Viestejä: 3


Post 13 lokakuu 2007 8:45

digitaalinen ajastin JK flip flop

kukaan voisi auttaa minua rakentamaan digitaalisen kellon avulla JK flip flop piiri .. kiitos
Takaisin alkuun
tvincent



Joined: 20 elokuu 2007
Viestejä: 48
Auttoi: 1
Sijainti: Texas


Post 13 lokakuu 2007 14:08

Re: digitaalinen ajastin JK flip flop

"D" tyyppi on yleisin
Käytä kelloa tulo, kytke D panos ole "Q". Tämä Jaa vuorokaudenaikoina (2). esittää kaksi yhdessä, ja sinulla on jaa (4). ja niin on

Tässä on toinen linkki JK: n
http://www.play-hookey.com/digital/frequency_dividers.html

Toivottavasti tämä auttaa.
Takaisin alkuun
Google
AdSenseen
Google Adsense
Post 13 lokakuu 2007 14:08

Mainosten



Takaisin alkuun
chaitu_88



Joined: 06 Dec 2007
Viestejä: 2


Post 20 joulukuu 2007 17:41

Re: digitaalinen ajastin JK flip flop

joten kun u Tätä AREU varma todella onnistuu?
Takaisin alkuun
Arabiankielinen toisinto Bulgarian versio Katalaani versio Tšekin versio Tanskan versio Saksankielinen toisinto Kreikankielinen toisinto Englanti versio Espanjankielinen toisinto Suomalainen versio Ranskankielinen versio Hindi versio Kroatian versio Indonesian versio Italian version Heprea versio Japanin versio Korean version Liettualaisen versio Latvian versio Hollanninkielinen versio Norja versio Polish version Portugalink version Romanian versio Venäjänkielinen versio Slovak version Slovenian versio Serbian version Ruotsinkielinen versio Tagalog version Ukrainan versio Vietnam versio Kiinalainen versio
Post new topic Reply to topic EDAboard.com Foorumin päävalikko -> Hobby Circuits ja pienet hankkeet ongelmat -> digitaalinen ajastin JK flip flop
Sivu 1 / 1

subj

text

Kaikki ajat ovat GMT 1 tunti
Samankaltaisia aiheita:
vaatia toimia RS läppä floppi alk. 555 ajastin (2)
JK ja SR läppä floppi johtaminen alkaen D läppä floppi (2)
Kello sukupolven JK flip flop (3)
DC synteesi Sync D-flip-flop karttoja unnexpected floppia ... (2)
D Flip Flop kanssa esiasetus ja Clear ... (9)
Pidä Flip Flop kanssa async selkeä (3)
Kaikki flip-flops sisällä FPGA ovat D läppä floppi? (7)
Scan-ketjun kanssa sekoitettuna kellon reuna flip-flop (8)
Miten suunnitella D flip-flop on asetettu ja nollata perustuu TSPC (1)
flip flop (2)


Väärinkäyttöä | | Administrator | | valvojat | | Tue meitä | | sivukartta
topic RSS