Säännöt | Uusimmat viestit | aihe RSS | Haku | Rekisteröidy | Kirjaudu sisään

Synkroninen ja asynkroninen suunnittelua SOC kohtaavat


Post new topic Reply to topic EDAboard.com Foorumin päävalikko -> ASIC suunnittelumenetelmiä & Tools (Digital) -> synkroninen ja asynkroninen suunnittelua SOC kohtaavat
Laatijan Viesti
vlsitechnology



Joined: 01 marraskuu 2007
Viestejä: 262
Auttoi: 6


Post 06 marraskuu 2007 19:47

Synkroninen ja asynkroninen suunnittelua SOC kohtaavat


Mitä eroa on synkroninen ja asynkroninen suunnittelu

IF we have two clocks in synchronous design then there will be a chance that my skew will not meet the design requirements after doing the optimization also then at that time how shd i optimize the design?
Voiko joku selittää minulle?
Takaisin alkuun
Google
AdSenseen
Google Adsense




Post 06 marraskuu 2007 19:47

Mainosten




Takaisin alkuun
Gliss



Joined: 22 huhtikuu 2005
Viestejä: 670
Auttoi: 61
Sijainti: Boston


Post 06 marraskuu 2007 20:40

Synkroninen ja asynkroninen suunnittelua SOC kohtaavat


Synkroninen järjestelmät ohjaavat kellon verkoissa. Asynchronous niistä ei ole. SOC on automaattisia työkaluja ajoitus analyzis ja optimointiin. Voit käyttää näitä välineitä eri kohdissa virtaus. Jälkeen kellon puu synteesin voit suorittaa optimointiehdotuksen kuten liikkuvat korttelin ympäri ja muuttaa / lisätä kellon puskureita.

Esimerkiksi, jos on liikaa scew, voit korvata ja reitittää uudelleen suunnittelu, muuttaa kellon puu järjestelmää, käyttää erilaisia puskureita / etc. Kun teet tämän optimointi mahdollisesti käytetään enemmän alueella ja enemmän valtaa,

Myös useimmat hyvät ASIC-kirjastot ovat kaksi kertaa ja puskureita, toinen yleiseen käyttöön ja toinen erityisesti kellosignaaleja, varmista, että käytät asianmukaista niistä.
Takaisin alkuun
Arabiankielinen toisinto Bulgarian versio Katalaani versio Tšekin versio Tanskan versio Saksankielinen toisinto Kreikankielinen toisinto Englanti versio Espanjankielinen toisinto Suomalainen versio Ranskankielinen versio Hindi versio Kroatian versio Indonesian versio Italian version Heprea versio Japanin versio Korean version Liettualaisen versio Latvian versio Hollanninkielinen versio Norja versio Polish version Portugalink version Romanian versio Venäjänkielinen versio Slovak version Slovenian versio Serbian version Ruotsinkielinen versio Tagalog version Ukrainan versio Vietnam versio Kiinalainen versio
Post new topic Reply to topic EDAboard.com Foorumin päävalikko -> ASIC suunnittelumenetelmiä & Tools (Digital) -> synkroninen ja asynkroninen suunnittelua SOC kohtaavat
Sivu 1 / 1

subj

text

Kaikki ajat ovat GMT 1 tunti
Samankaltaisia aiheita:
Synkroninen ja Asynchronous Design (10)
Synkroninen vs Asynkroninen suunnittelu (12)
Mikä on ero Cadence SOC kohtaavat ja ensimmäinen kohtaaminen (3)
synkroninen ja asynkroninen (13)
Synkroninen ja asynkroninen (4)
ero SOC kohtaavat ja ensimmäinen kohtaaminen (4)
@ ltera: Asynchronous vs Synchronous Circuit Design (2)
On synkroninen tai asynkroninen suunnittelu Preferred? (3)
Synkronoimaton & Asynchronous State Machine Design-VHDL (5)
Turhautunut Alhaalta ylös-osion suunnittelun SOC kohdata (1)


Väärinkäyttöä | | Administrator | | valvojat | | Tue meitä | | sivukartta
topic RSS