Kello ja Data Recovery

EDAboard.com Foorumin päävalikko -> PLD, SPLD, GAL, CPLD, FPGA Design -> Kello ja tietojen hyödyntämisen

Laatijan

Viesti

vinod_g

Joined: 29 marraskuu 2006
Viestejä: 72
Auttoi: 6

30 joulukuu 2008 7:10 Kello ja Data Recovery

Olen vaatia CDR (Kello ja Data Recovery)-moduuli. Onko se jo saatavilla FPGA tai meidän on suunnitella?

Takaisin alkuun

Google
AdSenseen
Google Adsense

30 joulukuu 2008 7:10 Mainosten

Takaisin alkuun

ducna

Joined: 19 tammikuu 2006
Viestejä: 16

06 tammikuu 2009 5:06 Re: Kello ja tietojen hyödyntämisen

Olen Familar kanssa Xilinx, joten minulla ei ole aavistustakaan muita perheitä, mutta mielestäni ne ovat aivan samat. Vuonna Xilinx, ei ole integroitu CDR osaa, mutta onneksi on olemassa joitakin App toteaa, kuten: xapp224, xapp250, xapp868, ... hyvin usuful CDR sovelluksiin. Lisäksi voit tarkistaa Internetissä Google on paljon tietoa sinulle

Hope this helps,

Takaisin alkuun

amitjagtap

Joined: 10 tammikuu 2007
Viestejä: 124
Auttoi: 6

23 tammikuu 2009 11:53 Kello ja Data Recovery

hei
Joissakin FPGA CDR on olemassa. Vuonna Xilinx FPGA Kello johtajat ovat siellä. U voi suunnitella yksinkertaisen CLK n tietojen hyödyntämistä CKT avulla reuna-ilmaisin ja High Frequency counter ....

Takaisin alkuun