2,048-10 MHz kello kertolasku ...

[jay_ec_engg]

Hi friends ..
Haluan muuntaa 2,048 MHz 10Mhz ...Olen Spartan-3 laite ...Käyttämällä DCM En pysty saamaan tarkka tekijä 10MHz ..Olen yrittänyt etsiä PLL myös ...mutta couldnt saada mitään ...Voiko joku auttaa minua ..

 

[maestor]

Hei,

Kuinka tarkka haluat 10 MHz kello, sinulla on luoda jonkinlaista 1PPS signaali tai jotain ....?

-maestor

 

[au_michael]

Uskon, että se on helposti 2,048 alkaen 10MHz.Saatat saada 10Mhz kello alkaen 2.048 kello.Vaikuttaa kuitenkin siltä, että on vaikea tehdä kellon oma paremmin ajan ja ilmaushaun.Joten voisitteko kertoa jotain projektisi ja soveltamiseen?Muuten, kellon tarkkuus on depent lähde kellon, niin miten 2.048 on ja miten 10Mhz on.

 

[jay_ec_engg]

kello lähteet ovat hyvin tarkkoja ..ja olen aikoo saada kerrotaan kellon olevan hyvin tarkkoja ...witth alle 10ppb ....
Olen yrittänyt saada saman cDCM on Xilinx ..Haluan saada tekijä 4,8828125 (10M/2.048M) ...mutta löysin voin saada 4,8 (24 / 5) ja Spartan-3.
ulkoisten PLL voi tehdä tämän?

Onko kellään mitään käsitystä?

 

[VSWR]

Jaa 2,048 MHz on 2048 kautta vastakanne saada 1 kHz signaali.Käytä tätä 1 kHz signaalin kuin viittaus signaali on PLL, joiden phaselocked 10 MHz VCO.

 

[elcielo]

http://www.edaboard.com/viewtopic.php?t=63602&highlight =

 

[bibo1978]

Uskon, että DCM ei voi toimia tässä nopeus se on suunniteltu toimimaan 24 MHz minimiin, joten DM ei voi olla nogotiable ratkaisu tällaiseen suunnittelu, ulkoisen PLL voi tehdä tämän tai voidaan Lattice uusi FPGA sisältää sisäinen PLL mutta dunno kellon nopeus se käsittelee,

thats all folks

 

[Mazi3]

vaikuttaa 10x kertolasku signaalin, jotta saisimme 20.48MHz.sitten DDS seuraavasti:

if (clk'event ja CLK ='1 ') sitten
acc <= acc virittää;
end if;

tune on virittää sana: fout/20.48 * 2 ^ n, missä N on leveys akulla.käyttää 24-32 bitin tarkkuudella.sinun Hämeen hieman Jitter Merkkilyhdyissä, mutta taajuus voi olla varsin precisious pidemmällä asteikot

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Hymyillä" border="0" />

0,1-1 Hz!

Unohdin lisätä, miten saat kellon pois

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Hymyillä" border="0" />

ottaa MSB vähän akkuja,
vie se BUFG kuljettajan ja Voila ...

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Hymyillä" border="0" />

 

[tlp71@hotmail.com]

Luin viime postitse, mutta jos en ole worng Xilinx sanoi DS että pienimmän panos taajuus lukita PLL on 24 MHz.
Jos haluat tehdä 10 MHz, ei FPGA peräisin 2040 voit käyttää cy22392 tai vastaavaa.
rahtuakaan yksi 2048 sinussa voi olla 10mhz 0 ppm.

 

[echo47]

Jos haluat vähän Jitter lähtösignaali, tarvitset ulkoisen PLL.
Vaikka DCM olisi työtä 2 MHz, se on noin Jitter.
Tarvittava PLL suhde on 625/128.
Tämä Cypress siru kuulostaa hyvä ehdokas.

 

[freeinthewind]

u voi käyttää DDS (suora digitaalinen syntetisaattori), joka voi antaa u mitään taajuus u tarvitaan.

 

[eBond]

Hii Sen todella yksinkertainen asia mins KÄYTTÖÄ Säleikkö ISPCLOCK CHIP 5560 saat tarkkaa tuotos ..
Bond