[20 p.] Mikä on suurin nykyinen

A

AdvaRes

Guest
Hei kaikki,

Tarvitsen kipeästi apuanne vastata näihin kysymyksiin.
Digital Design on transistorin tasolla edellyttää miettimään kolmea asiaa yhtä aikaa suunniteltaessa piirien lisäksi se määrittää, miten toteuttaa fonctionality että piiri takaa.Nämä kolme asiaa ovat:
- Looginen Effort
- Kello puu synteesi
- Sähkö ja lämpö

Sähköisin keinoin olla selvillä virtausten virtaa sisään piirejä.Tämä nykyinen on niin heikko kuin mahdollista, jotta voidaan vähentää virrankulutusta ja lämpötila nousee.Vähentäminen nykyisestä vuoteen yhteen-transistori laajentaminen on ratkaisu, mutta vaikuttaa seurauksena piirit, kuten esimerkiksi sen nopeus ja sen alueella.

Tarvitsen tietoa näistä asioista.Olen suunnitellut piiri vaan tulee korkea, kun se toimii.Minun tavoitteeni on vähentää tätä lämpötilaa.

1 - Minun täytyy tietää, mikä on normaalia virtaa 65 nm: n piirit, kun käytämme FO4 loogisen vaivaa.
2 - Mikä on tämä virtaa yhteen?
3 - Mikä on suurin arvo tämän nykyisen ja miten laskea sitä?
4 - Mikä on normaali lämpötila piirin, kun se toimii normaalilla kunnossa?
5 - Onko tekniikkaa sovelletaan, jotta voidaan määritellä tietyssä lämpötilassa vähintään nykyisen pienimmällä sizings?
6 - Jos suunniteltu piiri miten voimme arvioida sen lämpötila?

Kiitos jo etukäteen.

 
Tarve tietää enemmän.
Klo 65nm suurin huolenaihe on käytössä valuuttojen, mutta tämä ei ole paras tapa suunnitella vähän virtapiiriin.Alle 95nm, pois nykyinen on valtava ongelma ja siitä tulee osa piirin.Siten virran pois piiri lohko on tärkeää.
Onko tämä se mitä pyydätte?

 

Welcome to EDABoard.com

Sponsor

Back
Top