45 nm layout haasteet

S

shashikumar.22

Guest
Hei
Aion suunnitella layout noin 45 nm.Voiko kukaan auttaa minua yleisiä kysymyksiä, jotka liittyvät siihen.

kiitos!

 
Kuten minun tietääkseni Menossa alas teknologiaa seuraavat ovat joitakin niistä kysymyksistä, kriittisesti selville ....

1.WPE
2.LOD
3.Tiheys.
4.Paljon DFM ja Yield liittyviä sääntöjä.
5.Konservatiivisempaa OPC sääntöjä.

Nämä ovat enintään 65nm.Mutta tulevina erityisen 45nm, Joissakin että valimot Kuulin kanssa on ongelmia Dummy poly käyttö ja eri välimatkat eri Power metallit ... jne. ..Mutta en ole varma, mitä ovat kriittisiä kysymyksiä ...!!!

 
lisätä, että NBTIin PMOS, HCI (kuuma harjoittaja injektio) vuonna NMOS tehokkaasti, kivipaino hot spots ... routng on enemmän kivipaino friendlythan 90nm tai edellisen .....lisäksi PBTI ...klo 45 vuoto on myös yleisiä ja reitin vastus (parasitics) on kriittinen johtuu skaalaus

 
<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />

kiitos Varma ja Deepak.Voiko kukaan anna minulle ehkäisevän toimenpiteen siitä NBTIin PMOS, HCI (kuuma harjoittaja injektio) vuonna NMOS tehokkaasti, tarkoitan niin pitkälle kuin ulkoasu on huolissaan

 
deepak242003 wrote:

lisätä, että NBTIin PMOS, HCI (kuuma harjoittaja injektio) vuonna NMOS tehokkaasti, kivipaino hot spots ... routng on enemmän kivipaino friendlythan 90nm tai edellisen .....
lisäksi PBTI ...
klo 45 vuoto on myös yleisiä ja reitin vastus (parasitics) on kriittinen johtuu skaalaus
 
tässä on jonkin verran tietoa NBTI.
Anteeksi, mutta sinun on kirjautumistunnuksen nähdäksesi tämän liitäntävaatimuksia

 
Negatiivinen harha lämpötila epävakaus (NBTI) on hyvin todellinen kysymys UDSM CMOS-laitteiden, koska se on haitallinen vaikutus kynnys jännite ja aja nykyinen.Kiinnostavaa kyllä, kun jatkuva jännite korostaa säännöllisin väliajoin (AC stressi), huonontumisprosessien toipuu, minkä standardin DC stressitestien liian pessimistinen arvio käyttöikää.Parantamalla mallinnus todellisen laitteen käyttäytymistä ja paremman ymmärtämisen kannalta NBTI uhkaan jatkoi laite skaalaus, insinöörien voi minimoida vaikutuksia NBTI tulevia laitteita.

 

Welcome to EDABoard.com

Sponsor

Back
Top