50MHz ja 1MHz kellon divder (Pikaista apua)

[jawadysf]

Hei Frendz.
Haluan luoda 1 MHz Kello 50% duty cycle.F-50MHz ja Spartan 3 SxLC.Can joku ehdottaa ratkaisu on?

Sen nopeaan
Kuin

 

[ombadei]

Pitäisi toimia sakon hienosti jakaa taajuuksia vaan todeta, että mielestäni tämän kellon olevan vapaa käynnissä ja olen oikeastaan pitäisi olla jonkinlainen nollattu.Vain muuttaa "n" arvo tarpeisiisi.

Vielä suhteellisen uusi VHDL, mutta olen pelannut sitä viime vuonna.Have fun.

Here's the code:
Koodi:

yksikkö clk_div on

Port (

clkin: in STD_LOGIC;

clkout: out STD_LOGIC)

lopussa clk_div;architecture Behavioral of clk_div on

signaali clk_tmp: std_logic: = '0 ';

signaali CNT: integer: = 0;

jatkuvassa N: integer: = 2; - Kello alue kerroin = 2n

- Niin, tässä tapauksessa:

- Clkout = clkin/2naloittaa

prosessi (clkin, clk_tmp) alkaa

jos (clkin'event ja clkin = '1 ') then

if (cnt = n-1) jälkeen

clk_tmp <= ei clk_tmp;

cnt <= 0;

muuten

cnt <= snt 1;

end if;

end if;

clkout <= clk_tmp;

end process;lopussa Behavioral;

 

[jawadysf]

kiitos vastauksesta.