Jun 30, 2011 #1 J jonxen Guest Jokainen tietää miten toteuttaa aika-interleaved näytteenotto FPGA käyttäen VHDL-tai C-koodia?
