ajo valmiudet

[ICX]

jossakin invertteri, NMOS koko on WN / ln ja hankehallinnoinnista vastaavien elinten luona koko on WP / lp.Jotta
suunnittelu yksi 2 Input NAND Gate kanssa samaa ajo valmiudet kuin inverter, mitä
on koko NMOS ja hankehallinnoinnista vastaavien elinten luona NAND Gate?

a.nmos = WN / ln, hankehallinnoinnista vastaavien elinten luona = WP / lp
s.NMOS = 2wn/ln, hankehallinnoinnista vastaavien elinten luona = WP / lp
noinNMOS = WN / ln, hankehallinnoinnista vastaavien elinten luona = 2wp/lp
k.NMOS = 2wn/ln, hankehallinnoinnista vastaavien elinten luona = 2wp/lp

 

[shadoweek]

kuule Olet mitä ajattelen ...koska NAND Gate on kaksi sarjaa NMOS transistoria ja kaksi rinnakkaista PMOS transistorit, ja koska sinulla on yleistä PMOS ja NMOS kuvasuhde on noin 2 (oikeastaan se on 2,4), sinun on oltava Wn / Ln = 2 ( yleinen Wn / Ln nyt 1) ja WP / Lp = 1 (yleinen Wp / Lp nyt 2) ...

Toivottavasti tämä auttoi ...

 

[satunnaiseri]

Tämän OVT: n haastattelussa testi,

2 on oikein.mutta todellisuudessa suhde riippuu prosessista.normaalisti 3times.

 

[safwatonline]

Uskon P-verkon otamme huonoin senario (eli vain yksi jälkisäädös toimii) niin WP / lp = 2
Mielestäni d on oikein

 

[shadoweek]

safwatonline kirjoitti:

Uskon P-verkon otamme huonoin senario (eli vain yksi jälkisäädös toimii) niin WP / lp = 2

Mielestäni d on oikein