ajoitus rajoitus

[pwq1999]

Kirjoitan koodi lukea salamaa SPI satamaan.Käytän signalTap II, ja nyt olen encount ongelma.
kun muutan jonkin signaaleja signaltap II, ja synteesi uudestaan, ilman muuta oman suunnittelun koodia, mutta joskus tiedot voidaan lukea oikein, joskus lukea väärin.ja signaltap II, huomaan, että jokaisen synteesi, viive signaalin salama on muuttuja, en tarkoita jatkuvaa aikaa, ja en tiedä miten se tehdään!

Voiko kukaan auttaa minua?
Kiitos jo etukäteen!

 

[mmarco76]

Oletteko oikea aika rajoitus?
Mybe olet ajoitus virheen ja siitä syystä näet joskus huonoja tuloksia ja muita hyvä.

Olen tietoinen siitä, että olet etsimässä signaaleja signaalin kosketa samalla kellon olet tuottaa se, eikö?

 

[pwq1999]

Ehkä signaalit tulevat Flash haluan tarkastella on viivästynyt, ja en tiedä miten aikarajoitus.En halua lykätä tai vähemmän välittömästi, kun signaali tulee ulos salama ja osaksi FPGA.
Käytän PLL tuottaa 2x kellon ja käyttää sitä otokseen tietojen Haluan nähdä signaalin tapII.

kiitos vastauksesta!Voitteko antaa minulle ehdotuksen, miten aikarajoitus kuvaavista (at) rtus 2.

 

[j_andr]

Quote:

miten aikarajoitus kuvaavista (at) rtus

 

[pwq1999]

Paljon kiitoksia, olen niin kuin mitä on kuvattu, ja nyt näen sen.
Kiitos vielä kerran!