Altera sykloni FPGA kellon avulla kysymys QuartusII ohjelmisto

[mohd_ind00]

Hei kaikki, olen käyttäen Altera sykloni laitetta EP1C6Q240C7. Pystyn ohjelmaan ja toteuttaa suunnittelu ja se toimii. Olen toteuttanut DPRAM Device ja käyttämällä CLK0 & CLK1 nastat FPGA kahtena erillisenä kellon DPRAM. Mutta minä analysoida kelloa ei saada käyttöön, b'coz Compilation varoitus osoittaa se on epämääräinen kellon. En tiedä kuinka jotta kellon QuartusII ohjelmisto? Jos anybudy tietää pl vastauksen. Thanks Regards

 

[news]

Na początku maja br. media obiegła wiadomość o kradzieży danych 1,3 miliona francuskich klientów operatora Orange. Coraz więcej firm pada ofiarą ukierunkowanych ataków hakerów. Dotyczą one nie tylko korporacji, ale w dużej mierze sektora MŚP. Utrata poufnych informacji to prawdziwa katastrofa biznesowa, oznacza straty finansowe i kładzie się cieniem na wizerunku firmy.

Read more...

 

[Renjith]

Hei Mohd, en ole käytetty QuartusII S / W, mutta mielestäni tämä on yleinen ongelma. yrittää määritellä ur kellon signaalia rajoittaa editori.

 

[cube007]

Hello, CLK0 - CLK3 ovat panostusta kelloviestien tai normaalia tuloa. Yleensä heillä ei tarvitse olla käytössä. Quartukselta on tarkistaa tämän automaattisesti, siksi se tulostaa, että kyseessä on määrittelemätön kellon. Oletko Simuloi muotoilu ModelSim? Se on paras tapa tarkistaa design. Voit myös reitin tulo CLK0 ja CLK1 eri lähdöt nastat mitata, jos kello on tulossa. Bye, cube007