Anna joitakin tekniikoita pieni virrankulutus

[ramana459]

Hei,

Anna joitakin tekniikoita pieni virrankulutus analogiset ja digitaaliset piirit ........Ramana

 

[viju]

On olemassa monia tekniikoita se.Riippuu teistä ckt ja estää.
-Esimerkiksi kello gating on komento menetelmää pieni virrankulutus.Monet viittaukset saatavilla www miten toteuttaa CLK gating.
-Muut asiat, kuten voit käyttää useita VT solujen jos u ovat suunnittelemalla ASIC.
-Voit myös käyttää bussi inversio-tekniikoihin joissakin tapauksissa, jos sinulla on siihen, että linja-auto bittiä on vähintään siirtymistä joko normaaliarvon tai käänteinen arvo, ja riippuu tämän olet asettaa ylimääräisiä bittinen siitä.
-voit käyttää harmaa valtion koodaus vuonna FMS jos mahdollista (kaikki valtion siirtymät ovat hyvin eteenpäin eli sekvenssi tai hyvin vähän siirtyminen yhdellä muille.)
- Voit koodaan olet valtion kone siten, että sinulla on vähintään siirtymistä yleisin todetaan.
-Power gating on myös siellä, jos olet trageting yksi ASIC.

olemassa monia muita ...kuin tiedän, että voin vain luettelo näitä.
Hope this helps ....

 

[pini_1]

Käytä kelloa voitaisiin minimoida ulostulo kytkentään, kun ei tarvitse.Jos FPGA sisältää kellon portti komponentti,
sammuta kellon moduuleja, joilla ei ole työtä.

Lisää VHDL / Verilog / jalostaja ja komentosarjoja at
http://bknpk.no-ip.biz

 

[sunjimmy]

Kaikkein helppo tapa on käyttää kehittynyttä prosessia.Koska ydin jännite voidaan vähentää, ja valta on propotional-V torilla.
Lisäksi useimmissa SoC design upotetun SRAM on lähes teho-nälkä hirviö.Kehittynyt prosessi on enemmän maku johtuu sen alueen ja sähkön osalta sulautettujen SRAM, too.

 

[phyguy]

Voisit saada Tohtorintutkinto pienitehoisia suunnittelumenetelmät, mutta alla oleva linkki saattaa antaa sinulle jotain aloittaa.

Kiinnitettävä erityistä huomiota "A Power Primer".

http://www.edavision.com/printer_friendly.php?article=200202/target.html

 

[vlsichipdesigner]

minun 2 senttiä

* Clock-gating
* Teho-gating
* MULTI-Vt kirjastojen (High Vt ja alhainen Vt tavata kumpaakin teho ja suorituskyky, alhainen Vt solujen tarjoaa korkean suorituskyvyn korkea vuoto, korkea Vt antaa heikko pieni vuoto teho)
* MULTI-Vdd (siru, jossa on useita Jännite verkkotunnuksia)
* Dynaaminen jännitteen taajuus skaalaus (DVFS)

Tämä edistää sähkön säästö erilaisilla teho säästö menetelmistä löytyy osoitteesta sijainti lisätutkimuksia
http://www.vlsichipdesign.com/powersaving.html

ystävällisin terveisin,Sirujen suunnittelu helppoa

http://www.vlsichipdesign.com

 

[NIR Dahan]

http://asicdigitaldesign.wordpress.com/category/low-power/
KR