Apua PLZ! FPGA Kello luovat kellon syötekellon

[fallingrain_83]

Hei kaikki Haluan creat kellon syötekellon että on harvemmin olen kokeillut tätä, mutta se ei toimi moduuli (CLK, ...) CLK; / / liitetään C9 pin Spartan3 XC3S200 reg [00:25 ] count, reg CLK2, allways @ (posedge CLK) alkaa laskea

 

[FvM]

Jos poistat toisen aina lohkon, suunnittelu pitäisi periaatteessa toimia 2 ** 26 kello jakaja.

 

[fallingrain_83]

mutta minun täytyy tehdä s.th minun aina estää, jos voin poistaa että joudun Chek CLK2 If ja olen virhe tällä syntaksilla: lways @ (posedge CLK) alkaa laskea

 

[FvM]

Ainakin sinulla on poistaa CLK2

 

[yanzixuan]

mutta minun täytyy tehdä s.th minun aina estää, jos voin poistaa että joudun Chek CLK2 If ja olen virhe tällä syntaksilla: lways @ (posedge CLK) alkaa laskea