M
mhytr
Guest
Käytin asynkronisen ROM eräästä FPGA design muutaman monthes ago.But huomasin, että useimmissa tapauksissa synkronisen ROM käytetään, ja yritän muuttaa minun desgin-ASIC. Jos muutan sen synkronisen ROM, paljon timming aikataulut ovat muuttuneet, ja tämä maksaa paljon aikaa. Täytyykö minun muuttaa sen synkroninen ROM? Kiitos