Auta minua löytämään squareroot useiden käyttäen verilog

[Sreya39]

Hei frenz, olen tarvitsevat verilog koodin löytää squareroot useiden .. Jos joku tietää plz .. auttaa minua .. sen erittäin kiireellinen loppuun projektiini ... Kiitos ja terveisin, Sreya

 

[echo47]

Verilog tarjoaa $ sqrt ja muita matemaattisia järjestelmän toimintoja. Vastauksena toiseen kysymykseen, Verilog myös täysin toimiva '/' jakautumisella operaattori. Jos erityisesti ohjelmistotyökaluja eivät tue niitä Verilog ominaisuuksia, sinun täytyy antaa enemmän tietoa työkalut ja mitä kokoja ja tyyppejä numerot yrität laskea. Myös etsiä ohjelmistotyökaluja IP kirjaston neliöjuuri ja jako moduuleihin. Monet työkalut ovat niitä ilmaiseksi. Esimerkiksi Xilinx ISE n coregen.

 

[FvM]

Kuulematta se simulointia vain, ymmärrän pyynnön synthesizable squareroot koodia. FPGA toimittajat voivat toimittaa IP core tähän tarkoitukseen, esim. Altera on. Olen käyttänyt sitä RMS laskettaessa. PS: Jos haluat vastaavasti on kerrottu toteuttaa algoritmin itse, löydät paljon viittauksia kokonaisluku squareroot algoritmin Internetissä, mukaan lukien koodausjärjestelmien esim.: http://www.cp.eng. chula.ac.th / ~ krerk / julkaisu / iscit-sqrt.pdf joitakin esimerkkejä myös koodia tässä http://www.cs.umbc.edu/ ~ squire/f04-411/cs411_down.shtml

 

[ylscqu]

Hae artikkeleita cordic.

 

[Sreya39]

Kuinka käyttää IP core .. Kiitos ja terveisin, Sreya

 

[echo47]

Mitkä IP ydin yrität käyttää, ja mikä on teidän tavoite laite?

 

[Sreya39]

Haluan toteuttaa jako ja squareroot moduulin IP ydin ... Olen koodaus verilogHDL ja työkalu Olen käyttäen on Xilinx ja kohdelaite Spartan-3E (XC3S500E) Kiitos ja terveisin, Sreya

 

[echo47]

Kun käynnistät CORE Generator (Käytän ISE 10,1), kohdassa "matemaattiset funktiot" näet kaksi erilaista jakaja ydintä ja yksi neliöjuuri ydin (CORDIC 3.0). Voit valita niistä yksi, ja se antaa sinulle vaihtoehtoja lukea data sheet (erittäin tärkeä), ja muokata / luoda core-tiedostot ISE projekti. Kun se luo ydin, se antaa sinulle readme-tiedostossa kuvataan eri Tulostiedostot. Yksi näistä tiedostoista on malli jossa näytetään, miten instantiate ydin omaan HDL-koodin.