autorefresh in SDRAM-liitäntä?

[ahgu]

koska SDRAM pääsy on synkroninen, ja te tiedätte, kuinka monta CLK syklit tarvitset tietoja ulos.Mitä jos on kiireellinen, kun et lue, rekisterinpitäjä tekee päivittää, se, että viive tietojen pari kierrosta?Miten korvata sen?

Ymmärrän autorefresh on jotain on tehtävä tiettyjä kertaa ms.

kiitos
ahgu

 

[wfond]

Jotkut sallitun syklin että (turvallisuuden alue).Jos sinulla esille, on OK, jos se on tyypillinen tekijä sinulle muotoilu.ole M (at) x.eikä min.

 

[ahgu]

voisitteko antaa minulle tarkemmin?
Miten välttää autorefresh ajoitus ero turvautumatta asynkronisia menetelmä?

Myös, että DDR, kun isäntä on käynnissä, 1 / 2 CLK nopeuden, se ei voi käyttää tietoja koko kaistanleveyttä kuitenkin, miten DDR apua?

kiitos
ahgu

 

[maskrom]

Automaattinen päivitys komento.Taulukkonäkymässä, näet M (at) x Päivitä syklin aika on noin 16ms ja 64ms.Ja näette päivittyy syklin aikana, sinun on esimuottien kuinka monta kertaa autorefresh.Kuten 16ms on 1k refresh (K = 1024), 32ms on 2k virkistää ja 64ms on 4k päivittää.Sinun täytyy suorittaa Precharge kaikki ensin ja sitten tehdä auto-refresh.Precharge on käytettävä 1 ~ 3 cycles.each aikaa, et auto-refresh, 1 ~ 3 sykliä on paniikki.Mutta voit käyttää puhjeta päivittää, niin voit tallentaa NK X prechage aikaa.Penality on järjestelmä on odotettava Burst Päivitä jakson lopussa.Mielestäni sinun valita jakaa päivittyy, 15.6us = 64ms/4096 on yksi päivittää.Toivon, että tämä vastata ensimmäiseen kysymykseen.

 

[maziar]

on jokin src työtä MCU ja SDRAM?