auttaa suunnittelemaan bandgap Voltage viite piiri.

T

triquent

Guest
Yritän suunnitella bandgap jännite viite piiri.(FPC pnpBJT tyyppi) spec.Vdd = 2.5V VOUT = 1.25V Itotal <10uA.Voin suunnitella vastus R1 ja R2 on dVout / dt = 0 ja saat VOUT = 1.25V.Mutta VOUT muutos liikaa Lämpötila, Vdd.Myös PSRR on liian suuri.PSRR =- 40dB jännitteellä.Mutta psrr lähes yhtä 0 at 1GHz.
Kysymykseni on
1) miten suunnitella hankehallinnoinnista vastaavien elinten luona koko?
2) miten suunnitella op_amp koko?
3) miten parantaa VOUT välinpitämättömästi T, Vdd.Ja PSRR?
4) voimme keskustella sen suunnitteluun?miten saada jokaisen transistorien kokoa?Olen uusi aloittelija täysin sekaisin.
Anteeksi, mutta sinun täytyy kirjautua nähdäksesi tämän liitteen

 
No, tämä ei ole aivan bandgap.Tämä piiri tekee ptat virran (kt / q) ln (n) / R.

ptat on verrannollinen absoluuttinen lämpötila - se on lineaarisesti kasvaa ja lämpötila.

saadakseen magic jännite, sinun täytyy upottaa tätä virtausta diodi plus vastus.diodi jännite laskee ja lämpötila, joten mittakaavassa vastus peruuttaa kaksi rinteillä antaa tasaista jännitettä huoneen.Se ei voi olla täysin 1.25V, jokainen prosessi on erilainen maaginen jännite - jopa kaksi solua samassa prosessissa voi olla eri jännite on tasainen alue huoneen.

hankehallinnoinnista vastaavien elinten luona koon tulisi olla pitkä ja suuri ottelu.mittakaavassa hankehallinnoinnista vastaavien elinten luona on vdsat = 150mV, ja sinun pitäisi olla OK.enää hankehallinnoinnista vastaavien elinten luona (tai enemmän op-vahvistimen voitto) vähentää herkkyyttä Vdd / PSRR (sama asia).kokeilla OP AMP voitto 55-65dB.enempää, ja sinun on vaikea vakauttaa - ehdotan vain käyttämällä yksinkertaista OP AMP suoritetuista CMOS kirjan.

voit ladata tontti VOUT vs Temp - jonka pitäisi auttaa

 
Thankd!
miten mittakaavassa hankehallinnoinnista vastaavien elinten luona koko on vdsat = 150mV.Luulin vdsat on vahvistettu, koska malli on annettu.Mitä tarkoitat hankehallinnoinnista vastaavien elinten luona koko on pitkä ja laaja?kauan tarkoittaa pituus?suuri tarkoittaa leveys?
Aion lähettää minulle Vdd vs lämpötila käyrä seuraavan kerran.spec tarvetta Vdd muutosta 5mV yli 0 ~ 100C.mutta olen enemmän 10mV.

electronrancher kirjoitti:

No, tämä ei ole aivan bandgap.
Tämä piiri tekee ptat virran (kt / q) ln (n) / R.
tiedä, miten voidaan vähentää Temp herkkyyttä.ptat on verrannollinen absoluuttinen lämpötila - se on lineaarisesti kasvaa ja lämpötila.saadakseen magic jännite, sinun täytyy upottaa tätä virtausta diodi plus vastus.
diodi jännite laskee ja lämpötila, joten mittakaavassa vastus peruuttaa kaksi rinteillä antaa tasaista jännitettä huoneen.
Se ei voi olla täysin 1.25V, jokainen prosessi on erilainen maaginen jännite - jopa kaksi solua samassa prosessissa voi olla eri jännite on tasainen alue huoneen.hankehallinnoinnista vastaavien elinten luona koon tulisi olla pitkä ja suuri ottelu.
mittakaavassa hankehallinnoinnista vastaavien elinten luona on vdsat = 150mV, ja sinun pitäisi olla OK.
enää hankehallinnoinnista vastaavien elinten luona (tai enemmän op-vahvistimen voitto) vähentää herkkyyttä Vdd / PSRR (sama asia).
kokeilla OP AMP voitto 55-65dB.
enempää, ja sinun on vaikea vakauttaa - ehdotan vain käyttämällä yksinkertaista OP AMP suoritetuista CMOS kirjan.voit ladata tontti VOUT vs Temp - jonka pitäisi auttaa
 
Lue Harmaa tai Leen kirjoja, ennen kuin lähdet muuta ....

 
Mielestäni ensimmäinen valita erramp kokoa, se on noin 3-5times eniten pienten size.then pitävät nykyistä lähde ja viitejännite tyyppi.

 
vdsat = sqrt (Id / (2 * K '* W / L)) mukaan nykyisellä tasolla, kohdistaminen vdsat = 150mV antaa sinulle W / L laite.100mV tai 120mV on OK myös, jos haluat saada hieman aggressiivinen.

Oletetaan, että on MOSFET on W / L = 10 ja Id = 10uA jotka antavat vdsat = 150mV.Nyt 20uA ja samalla vdsat, sinun ei tarvitse tehdä, on tehdä W / L = 20.Tämä nopeuttaa sinua hieman.

 
kiitos.nyt olen saanut hyvän Vref vs temp ja Vref vs Vdd.Sekä muutoksen 4mV.Nyt kysymykseni kuuluu, miten suunnitella hyvä PSRR.Op-Amp voitto on suuri?miten tarkistaa Op_Amp: n voittoa?Lisätään 7 minuuttia:Unohtamaan sanoa spec for PSRR on vrefdB <-50dB jännitteellä ja vrefdB <-40dB vuodesta DC 1GHz hakiessaan AC signaalin Vdd.Tarkistin paperi, nähnyt ihmiset ovat niin pieniä PSRR korkealla taajuudella.yleensä paperin korkealla taajuudella psrr lähellä 0dB.En tiedä, jos professori on väärä.
Myös ohimenevää simulaatio tarvetta Vref poikkeama <2mV hakiessaan pulssin 2.5 ~ 2.8V klo Vdd.Minulla 200mV poikkeama.
Mitään ehdotuksia?Lisätään 39 minuuttia:Tämä on minun PSRR simuloinnin tulokset.
Anteeksi, mutta sinun täytyy kirjautua nähdäksesi tämän liitteen

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top