Backannotation ja Resimulation

P

porkkanana

Guest
Hei

Mikä on differnce välillä Backannotation ja Resimulation?

 
backannotation on prosessi kaivanut parasitics ja netlist jälkeen yksityiskohtaisen reititys on tehty ja käyttöön näitä viivästyksiä netlist.

Resimulation (I hope you mean gatelevel simulointi) on prosessi, jossa testcases käyttää ennen fyysistä suunnittelua virtauksen käytetään tarkistaa ajankohta uuden päivitetty netlist.

 
Hei,
Mitä resimulation?
kuin backannotation, se tarkoittaa laittaa sdf viivytystä sinun netlist Wire.

 
hi linuxluo, olen kysymyksen.mitä saa tehdä LVS?ja Mikä tarkoitus ERC?heistä tuntuu tarpeeton minulle.Jos uutettu mauste netlist vastaa ulkoasua, ei se tarkoita sitä, että sähkö-säännöt ovat myös tyytyväisiä?

 
Eniten aikaa ei tarvitse suorittaa tutkimusneuvoston erikseen.Nyt jotkut ERC komennon voi kirjoittaa LVS, ja siihen liittyvä LVS tulos tietokanta sisältää ERC tulosta.
Monet valimo ei toimita ERC sääntö nyt, ja myös välineet ovat tätä suuntausta.

Full Custom perustuu:
voi seurata DRC-> ERC-> LVS järjestyksessä: View ERC ennen LVS säästää aikaa, koska portti kelluvat, metalli kelluvat, ei ole liitetty valtaan ja maassa ei löytynyt suoraan, kuten tekee Kongon demokraattisessa tasavallassa.

 

Welcome to EDABoard.com

Sponsor

Back
Top