S
sohiltri
Guest
Voiko joku kertoa minulle, onko olemassa mitään määräystä tietää arvot tallennetaan estää ram aina pieni instant aikaa kautta serioal tai rinnakkaisporttiin ilman outputtin arvot aikana testin panos jälkeen synteesi vuonna FPGA ....