Block RAM-muistia Xilinx FPGA

[xtcx]

Eräästä hankkeiden käyttää FPGA, olen saanut yli 98% ammattiin logiikan portit.Linjat ja linjat program.I koskaan käytetä Block RAM.Minun ohjelmassa olen paljon paneelit.Joten olen yrittänyt käyttää Block pässi ja määritetty "Vain luku".Joten olen voinut tallentaa joitakin tietoja: n ja levy noin addr paikkaan käyttämällä muisti editorin Core generaattorin työkaluja tarjotaan Xilinx ISE 8.2i.Minulla oli mahdollisuus lukea tietoja ohjelmaan hyvin nyt, mutta te mikä logiikka portit rajoitukset on nyt vain 97%. Poistin noin 7 paneelit on 8-bittinen Datas ja syvyys 16.My ohjelma on noin 1800 lines.Perhaps se kännissä Oma expectations.No impovement.Later kun vähentää noin 200 riviä noin if-else lausuntoja ohjelman, osuus laskee noin 35%. Amazing vielä surprising.So miksi poistaa matriisia käyttämällä RAM ei leikata rajoitukset suhde ?....
Oma Xilinx version 7.1i (myös kokeiltu 8.2i)
FPGA - Spartan 3 (400K).
Käytin RAM IPCORE program.Please antaa apua tässä

<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Crying or Very sad" border="0" />

.... Mitään syytä, miksi lohkon ram ei ole vähentää minun portit paketin koko?.

<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Kysymys" border="0" />

 

[news]

Wielu producentów mobilnych urządzeń do ich budowy wykorzystuje podzespoły firm trzecich. W końcu nie każda firma ma czas i pieniądze na tego typu inwestycje. Wyjątkiem okazał się Samsung, który w swoich fabrykach zajmuje się produkcją kości pamięci, matryc oraz procesorów SoC. Dzięki temu zabiegowi firma mogła w większym stopniu od uzależnić od do...

Read more...

 

[zeeshanzia84]

Oletko varma, Block RAM-muistia on todella sythesized?Se ei näy, kun syntetisointi (tai yhteenvetoon)?

 

[it_boy]

Yksi mahdollisuus on, että olet saattanut käyttää Distributed RAM for your paneelit.ISE tavoitteet jaetaan RAM riippuen siitä, miten voit koodin.Uskon Spartan-3 mahtuu 16-bittiä tietoa yhdessä LUT.Joten, 7-paneelit 8-bittinen data voi olla kuluttaa vain 8 LUTS.Joten, kun kohdistettuja BRAMs, ette säästää paljon

 

[ydragon]

Minun opnion, tulos on ok.
ensimmäinen, liikaa, jos muu kuluttaa paljon siivuja voimavara,
toinen, LTY voidaan konfiguroida jakaa ram, ja tämä muutos on tehokas, sinun 8x16 RAM voidaan implimented kuin LUT.ja 7 array vain kuluttaa useita LTY, siksi suhde ei ole juuri muuttunut

 

[kingbeful]

Sinun pitäisi kirjoittaa HDL-koodin tähän
ensimmäisen

$ readmemb ( "blk_mem_ram.mif", mem, 8'h00, 8'hff);aina @ (posedge CLK) alkaa

jos (mem_rd_en) alkaa

mem_data_out <= mem [mem_addr_out];

loppu

jos (mem_wr_en) alkaa

mem [mem_addr_in] <= mem_data_in;

loppu

loppu

ja ISE tietävät, että mitä haluavat estää ram, muuten saat designe on syntetisoitu osaksi distrbute ram.Ja se voi käyttää kaikkia oman logiikan portit

 

[xtcx]

Kiitos vastauksista ... Ensinnäkin minun täytyy sanoa, että käytin Xilinx: n IP-ydin Generator-työkalu mukana ISE 8.2i Pack.Olen valinnut Block RAM IP ja valitsi luku-kirjoitus-tilassa ja tuli leveys ja syvyys ja sitten syntyy: ram-tiedosto.Tämän jälkeen olen lisännyt tämän tiedoston rakenne osittain osa minun top-module.From Oma ohjelma käytin addr ja käytetyn datan ja tiedon ulos satamien Xilinx syntyvän IP tallentaa tai hakea tietoja.En käytä mitään syntaksia minun ohjelma Block-ram.Joten luulen, etten ollut käytössä Distributed RAM varmasti.Lisäksi ohjelma toimii normaalisti.Mutta mieluiten liikkuu monenlaisia tietoja RAM ei tee mitään apua ... Mutta jotkut ystäväni, he ovat vähentäneet rajoitukset suhteessa joihinkin paremmin käyttämällä Block-RAM heidän project.My haittapuoli on se, että käytin liian monta eli yli noin 40-50 lippujen tarkastaminen ja monet IF-ELSE tilastot.Voisiko tämä olla prob?.Myös käyttää pakkauksessa tai toimintoja voisi auttaa vähentämään porttien käyttö?. Auta