BPSK taajuus ja vaihe Offset poistaminen Using VHDL

[abhisheknag]

Hei,

Olen kirjallisesti BPSK demodulaattori käyttää VHDL for Xilinx Vertex2 Pro
FPGA.Aion saada IQ tietoja, jotka teen Modulaatio.
Kuitenkin IQ tiedot on eri vaiheessa ja taajuus siirtymät, jotka tarvitsevat
korjattava ennen vaikea päätös dekoodaus voidaan suorittaa.

Onko kukaan täytäntöön taajuuden ja vaihe offset poistaminen käyttämällä
VHDL / kiinteän pisteen algoritmeja?Miten lähestyä.Onko
johonkin löydän koodi tähän?

Thanks and regards,

Abhishek

 

[bmwcoupe]

hei

haluat lisätä I / Q osaksi A / D-muunnin
ja saat (esim.) 8 bittinen väylän ja I ja niin Q osan
Kaikki tämä 16-bittinen, mutta voit liittää FPGA.terveisin.