C-Based tarkastus Ympäristö

[paulki]

Hei,
C-pohjainen todentaminen ympäristöön (Oletetaan Testbench, Testcases ja kaikki ympäristön osat kuten Monitor, Checker, Score-levyille kaikki on kirjoitettu C, DUT on kirjoitettu joko Verilog / VHDL) miten luoda Kello Source?Tällaisessa todentaminen ympäristö on olemassa muita vaikeuksia, jotka kohtaavat?
Vastatkaa tähän kysymykseen, koska en ole toiminut millään C-ympäristössä.Älä reagoi tähän kysymykseen, jos kaikilla ei ole merkitystä.

-Paul

 

[sharanbr]

Hi Paul,

Kokemukseni, olen aina nähnyt vaatimus käyttää HDL yhdessä C luoda todentaminen ympäristöön.Kuinka paljon sinun haluaisi suorittaa C ja kuinka paljon HDL vaihtelee.

C Verilog ympäristö, ajoitus näkökohdat ovat mallinnettu vuonna Verilog ja asiat kuten dynaamisen muistin varauksen, tietojen rakenne
jne. pidetään C

Välisen viestinnän Verilog ja C on sijoittautunut käyttäen PLI.
Aina muistaa, että C on passiivinen tällaista ympäristöä ja ei käsite aika sellaisenaan.Esimerkiksi se ei voi odottaa 10 vuorokauden jaksoa, 10 ns jne.

Tällaisessa ympäristössä, muista, että lanka, joka voi keskeyttää ja jatkaa voi koskaan olla C. Tyypillinen esimerkki on testi, jossa vaaditaan / herättää monia muita menetelmiä ja odottaa, kunnes toiminta on päättynyt.Joten testi säikeen on oltava Verilog.

Samoin jotkut ihmiset käyttävät systemc sijasta Verilog mallin ajoitus.

Olen tähän mennessä ole nähnyt todentaminen ympäristön että täysin ristiriidassa C. Myös tapauksessa on joitakin esimerkkejä, aina tulee olemaan nojalla huppu HDL-moottorit, jotka voivat olla avoimia käyttäjä, mutta kestää silti.

On joitakin tekniikoita luoda todentaminen ympäristön täysin C, mutta ponnistus ja rajoitukset näiden menetelmien käyttöön on liikaa.

Terveisin,

 

[ljxpjpjljx]

Lisäksi voit käyttää järjestelmän c mallin tekemään testbench!