Connecting Bulk ja lähde NMOS ei-RF applicati

[mhrnaik]

Hei,

Olen suunnitella vahvistin, joka on päälle ja pois päältä noin 30 kertaa sekunnissa.Vahvistin on taitettu cascode FPC ja 2 voittoa lisäämiseen vaiheissa.Kun olen suorittanut simulaatioita, saan erittäin hyviä tuloksia suurin ja lähde kaikille transistoria kytketty yhteen.Nyt olen piirustus ulkoasua tämän vahvistimen.

Olen ymmärtänyt, jos on erikseen kerros n-ja MV-substraatti sirun ja alustan (p-) kerros NMOS, minun pitäisi olla kunnossa oikosulun nämä kaksi conenctions yhdessä.Ehkä minun pitäisi käyttää syvä N-sekä kerros b / w substraatti siru ja NMOS substraatti?

Jos näin on, voiko joku kertoa minulle, mitä tarkoitusta varten tämä eristyneisyys kerros toimii?Kiitos.

 

[erikl]

mhrnaik kirjoitti:

Ehkä minun pitäisi käyttää syvä N-sekä kerros b / w substraatti siru ja NMOS substraatti?

 

[dick_freebird]

Valinta, jos sitoa hyvin voi vaikuttaa piirin AC
ja DC suorituskykyä.Esimerkiksi lähde seuraaja
on vähemmän kapasitiivinen kuorma, jos sitoa hyvin
negatiivinen tarjontaa, vaan myös elin-vaikutus VT offset
(muuttuja sekä w / yhteismuotoinen jännite), hyvä
AC, ei niin hyvä vääristymiä ja CMRR.Converse
On myös totta, saat todennäköisesti parempia DC lineaarisuus kanssa
laitoksen sidottu lähde, mutta hitaammin risetime jne. Jos
laitteessa on isku vasten, että suuri ol 'ja kapasitanssin ympärille.