DAC glitces

S

stsiligg

Guest
I atempt rakentaa signaali 17 eri jännite.Mitä joku voi noudatettava signaali on glitces alussa analoginen jännite ja erityisesti enemmän stressfull kun amplitudi Edellisen jännite on suuri ero amplitudin nykyinen jännite.Onko ketään, joka voi auttaa minua? Katso kuva ymmärtää mitä tarkoitan
Anteeksi, mutta sinun on kirjautumistunnuksen nähdäksesi tämän liitäntävaatimuksia

 
Mikä on arkkitehtuurin DAC?
Käytättekö binary painotettu osia?

 
Arkkitehtuuri kehitysapukomitean on TTL (DAC0830) ja ofcourse että inpput datas ovat binääri.

 
Olen vaikka se oli DAC olet suunnittelussa.
Yleensä glitches tapahtua, kun välistä digitaalista koodit johtuu välistä epäsuhtaa elementtejä.

Kuitenkin hyvä suunnittelu olisi varmistettava vähintään siirtyminen eri panos digitaalisia koodeja.Sorry, ei ole hajuakaan tästä

 
Jos suurentaa annetun glitches olet todennäköisesti nähdä, että se sisältää suppresed oscillation yksi taajuus, että rannikosta 0 jälkeen muutaman ηs tai ls.Mitä tapahtuu, on joka terävä sinulla on laaja-alainen taajuuksia riippuen nopeus teidän tuotos ja milloin pulssi hits mitään Resonanssipiirin se kiihottaa se on resonanssitaajuudelle, samankaltaista kun vasara iskee soittokello.Isompi ero jännite tasolla vaikeampaa vasara iskee soittokello, eräänlainen puhua.Lisäksi, jos aalto kulkee pitkin jäljittää tai kaapeli, jolla on yksi impedanssi ja träffar ero impedanssi, osa että aalto aikoo palautua takaisin.Jos sinulla on kaksi tai useampia tämän impedanssi "kuoppia", aalto tulee poistumisprosentti niiden välillä, kunnes kaikki aallot ovat absorboima, kuten aaltojen lampi, kun heittää kiven siihen.Jos irrotat kaiken tuotoksen teidän DAC ja mitata, että tuotanto hyvän kalibroitava koetin ja soveltamisalan, sinun pitäisi nähdä erittäin puhdas reunat.Jos tämä, mitä kutsutaan usein "soi", ongelma todennäköisesti on kehitysapukomitean itse.Lisätty jälkeen 13 minuuttia:Juuri näin, että olet lähetettyjen joka DAC voit käyttää, jos DAC0830 olet setling aika 1ľs, joten jos soveltamisala mittakaavassa osoittaneet on 200ľs/div, 1ľs on oikeus tähän DAC.Sivuuttaa minun edellinen postitse tämä johtuu siitä, että teidän DAC.Voisit kokeilla vähän pass-suodatin ja / tai DAC kanssa nopeammin setling aikaa, tai voit katkaista teidän DAC lähdössä, vaihtaa ennen kuin muutat tasolla ja muuttaa sen jälkeen DAC on ratkaistava uudelle tasolle.Jos loistaudit kapasitanssi ei riitä pitämään tasolla ajan, kun irrotat DAC, lisätään pieni kondensaattori.

 
Hei, että glitches on DAC syntyy myös siksi, että ajoitus ei täsmää.Jos olet tekemässä, että malli, DAC, sinun siirtyäksesi sisäosat ja etsi lisää optimaalinen kytkentä järjestelmään.

The glitches ovat erittäin suuret, kun kyseessä on suurempi jännite muutoksia, koska solmun capacitances on tyhjä / kirjattu seuraavalle tasolle.Jos et voi antaa virtaukset hinnoittelu / purkaminen solmun, sitten huomaavat nämä glitches.

 
Haluaisin tietää, arkkitehtuuri käyttää tähän DAC ..?Onko se binary painotettu DAC tai unary?Mielestäni se on Binary DAC DAC koska suurin glitches tapahtuu, kun se muuttuu alhaisempi ylemmälle, että on paljon kytkimet on muutettava state.We voi vähentää häiriö teho muuntamalla jotkut ylemmät bittejä unary arkkitehtuuri on käyttäen lämpömittari koodi tyyliä tai matriisi-menetelmällä.

 
Moi, oletan sinun DAC on resistiivinen tyyppi, sinulla on alhainen pass-suodatin ennen ottaen tuotoksen?normaalisti puskuri,
näet glithes epäilemättä

 
hei,
u voidaan käyttää deglitching piirejä tai voit valita oikea segmatation välillä Unary & binääri on minimaalinen glitches.

rgds
raags

 
stsiligg wrote:

I atempt rakentaa signaali 17 eri jännite.
Mitä joku voi noudatettava signaali on glitces alussa analoginen jännite ja erityisesti enemmän stressfull kun amplitudi Edellisen jännite on suuri ero amplitudin nykyinen jännite.
Onko ketään, joka voi auttaa minua? Katso kuva ymmärtää mitä tarkoitan
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top