R
research235
Guest
Dear all
Minulla on muutama yksinkertainen virhe hyödyntävät muotoilua kääntäjä.Ylimmällä VHDL-koodi kirjasto on määritelty.Joissakin thing like this
library IEEE;
käytön IEEE.std_logic_1164.all;
käytön ieee.numeric_std.all;
Kirjasto XXX;
käytön xxx.xxx.all;
Yritän synteesi ylimmälle tasolle ja seuraavan komennon kuuluu kirjaston
define_design_lib "xxx"-polku ~ / xxx
Olen tämän virheen analysoida lokitiedoston.
[Error] xxx ei ole ensisijainen yksikkö kirjasto xxx
apua on greatlt arvostettu
parhaiten huomioon
Sig
Minulla on muutama yksinkertainen virhe hyödyntävät muotoilua kääntäjä.Ylimmällä VHDL-koodi kirjasto on määritelty.Joissakin thing like this
library IEEE;
käytön IEEE.std_logic_1164.all;
käytön ieee.numeric_std.all;
Kirjasto XXX;
käytön xxx.xxx.all;
Yritän synteesi ylimmälle tasolle ja seuraavan komennon kuuluu kirjaston
define_design_lib "xxx"-polku ~ / xxx
Olen tämän virheen analysoida lokitiedoston.
[Error] xxx ei ole ensisijainen yksikkö kirjasto xxx
apua on greatlt arvostettu
parhaiten huomioon
Sig