B
badola
Guest
Hi all,
Minun suunnittelu olen PLL, suorittimen ja sulautetut muistoja kuin musta laatikk
len tuottaneella stuckat reconfigure malleja käyttäen fastscan.Olen menettää noin 4,13% covergae koska mustien laatikoiden vain.Tämä kattavuus menetys johtuu siitä, että AU viat.Tarkistin yksi AU vika, se osoittaa, että vika ennen musta laatikko ei havaittu tuotoksesta.Minulla on noin 24k scan solujen minun suunnitteluun.Kun kuviongenerointinauhaa Saan 17k AU viat.Nyt asia on, jos yritän lisätä havaintoja kohta jokaisessa Au vika sitten minun ala kasvaa lähes kaksi kertaa.Voiko kuka tahansa ehdottaa minulle, kuinka minun tulisi luoda ohittaa mallin vikoja varten ohittaa mustat laatikot.Olen usinf DFT kääntäjään varten scan sijoittelua ja Design Compiler varten synteesiä.I am using set_test_point_element komento lisäämällä tarkkailla kohta.Ole hyvä ja ehdottaa jossa olisi ja miten minun pitäisi tehdä ohittaa logiikkaa.
Katse eteenpäin apua u guys.
Thanks in advance.
Sudhanshu
Minun suunnittelu olen PLL, suorittimen ja sulautetut muistoja kuin musta laatikk
len tuottaneella stuckat reconfigure malleja käyttäen fastscan.Olen menettää noin 4,13% covergae koska mustien laatikoiden vain.Tämä kattavuus menetys johtuu siitä, että AU viat.Tarkistin yksi AU vika, se osoittaa, että vika ennen musta laatikko ei havaittu tuotoksesta.Minulla on noin 24k scan solujen minun suunnitteluun.Kun kuviongenerointinauhaa Saan 17k AU viat.Nyt asia on, jos yritän lisätä havaintoja kohta jokaisessa Au vika sitten minun ala kasvaa lähes kaksi kertaa.Voiko kuka tahansa ehdottaa minulle, kuinka minun tulisi luoda ohittaa mallin vikoja varten ohittaa mustat laatikot.Olen usinf DFT kääntäjään varten scan sijoittelua ja Design Compiler varten synteesiä.I am using set_test_point_element komento lisäämällä tarkkailla kohta.Ole hyvä ja ehdottaa jossa olisi ja miten minun pitäisi tehdä ohittaa logiikkaa.Katse eteenpäin apua u guys.
Thanks in advance.
Sudhanshu