J
Jayson
Guest
Onko kellään mitään viittausta mallit DSP-toteutusta voidaan pitää FPGA?
Minkälaiset tiedot Etsin liittyy Kaavio on rajapinnat eri componenets ensisijaisesti ADC.Seuraa, miten HDL lohkojen yhdessä valvoa ADC saada tietoja suoriutuisimme että läpi todellisen DSP-moottori.
Onko kukaan tehnyt mitään tällaista, ja se olisi valmis jakamaan suunnittelun viittaus?
- Jayson
Minkälaiset tiedot Etsin liittyy Kaavio on rajapinnat eri componenets ensisijaisesti ADC.Seuraa, miten HDL lohkojen yhdessä valvoa ADC saada tietoja suoriutuisimme että läpi todellisen DSP-moottori.
Onko kukaan tehnyt mitään tällaista, ja se olisi valmis jakamaan suunnittelun viittaus?
- Jayson