Onko mahdollista suunnitella jotain logiikkaa Gate (invertteri ja NAND ...) käyttäen E / D PHEMT prosessi?jos näin voin soveltaa samaa tekniikkaa kuin CMOS?
This site uses cookies to help personalise content, tailor your experience and to keep you logged in if you register.
By continuing to use this site, you are consenting to our use of cookies.
