Entä tulevaisuus Analog layout suunnittelijat?

[vijay.kumarreddy]

Hei kaikki, olen työskennellyt analoginen layout design.But tulin tietämään, että 90 ja 65 nanometrin tekniikka suunnittelijoiden itsensä mieluummin tehdä layout also.Is se totta? Voiko kukaan puuttua tähän .... Vijay

 

[carpa]

Älä huolehdi siitä. Analoginen layout on aikaa vievää työtä, joka ei mieluummin analogisen piiri suunnittelijat.

 

[Karthikeya]

Minulla oli tämä kysymys mielessä jo pitkään ... on analoginen IC suunnittelu liikkuvat samaan tahtiin kuin digitaalinen? joskus takaisin Luin artikkelin, että analoginen yritykset yhä edelleen tehdä pelimerkkejä 0.13u ja 90N .... voi analoginen suunnittelu voidaan skaalata niin nopeasti kuin digitaalinen? kuten Intel, joka tarkastelee nyt 45nm tekniikkaa.

 

[darkk]

Oletan, että kun pii skaalaa alas, digitaalinen kaverit joutuvat liittymään analoginen communicty jotenkin. Analogiselle kaverit muutos on niin kova, koska FET n pituus ei tarvitse supistaa niin paljon kuin digitaalisessa ckts.

 

[centiago]

Olen aloittelija tällä alalla. Juuri pari kirjaa vauhtiin, voi asiantuntijoiden opas miten edetä. Täytyykö minun aloittaa Analogiset ja sitten oppia digitaaliset ovat eri alojen? Kiitos jo etukäteen.

 

[laglead]

Mielestäni. analoginen Insight on fundmental sekä analogisia että digitaalisia piiri suunnittelija (ei logiikan suunnittelija). Mutta suunnittelu analoginen ja digitaalinen tarvitsevat erilaista huomiota. Se ei ole hyvä idea aloittelija opiskella ensin yksi ja toinen seuraavana. Ota ne molemmat!

 

[matchasm]

[Quote = Karthikeya] Minulla oli tämä kysymys mielessä jo pitkään ... on analoginen IC suunnittelu liikkuvat samaan tahtiin kuin digitaalinen? joskus takaisin Luin artikkelin, että analoginen yritykset yhä edelleen tehdä pelimerkkejä 0.13u ja 90N .... voi analoginen suunnittelu voidaan skaalata niin nopeasti kuin digitaalinen? kuten Intel, joka tarkastelee nyt 45nm tekniikkaa. [/quote] Ongelma on juuri tämä. Analoginen malli on vaikeampi pienemmällä jännitteellä, koska kynnys-jännite transistorin ei mittakaavassa syöttöjännite. Making analoginen piiri syöttöjännitteen mahdolliset alhaisemmat kuin 3V on extreeeemely vaikea. On oikeastaan hämmästyttävää, että jotkut ihmiset näyttävät kyettävä tekemään tämän 0.9V. Kokeile pinoaminen cascodes niin jännitteet! Digitaalinen tekniikka on tulossa mielenkiintoinen, koska melu, lämpö ja kaikki jutut alkaa yhä hallitseva. Luin tammikuun JSSC ja lisäksi uusi Cell prosessori Sony PS3, joka sisältää joitakin melko näppäriä lämpötilatunnistimilla kaavioita, on mielenkiintoinen artikkeli syöttöjännite kiertelevät eri lämpötiloissa.

 

[mithlesh]

Opeting syöttöjännite riippuu design suunnitella. Jotkut mallit voidaan helposti toteuttaa tarjonta pienenee, jopa 1V. Analoginen suunnittelijat huolehtivat teknologian skaalaus pitämällä kanavan pituus suurempi kuin 1um. Joten vaikka yksi toimii c90/c65/c45 tekniikka, lyhyt kanava vaikutukset eivät ole vakavia. Vaikka analoginen layout on aikaa vievää työtä, mutta sen sai haasteita ja sen hauskaa tehdä sitä. Terveisin Mithlesh

 

[montage3000]

kriittinen lohko pitäisi tehdä itsensä, mutta yleinen Block silti tarvitse sinua