Erittäin tarkka CMOS bandgap viite Circuit

R

RCA

Guest
Olen suunnitellut CMOS bandgap piirin kanssa accuracu <5mV aikana lämpötila lakaista on -40 ° 120 ° C. Mutta kun simuloidaan ja prosessin nurkat, tarkkuus> 100mV.Mitään käsitystä siitä, miten mennä Abt sen?Olen kokeillut eri arkkitehtuurit käyttäen FPC, nykyinen peili, cascode jne.

 
Enemmän vaihtelua kulmat johtuu Vbe vaihtelu BJT eri kulmista.Kun Vbe muutoksia eri kulmista, niin bandgap käyrä koko lämpötila ei todellakaan ole tasaista, ja se vääristää molemmin puolin.Tapa käsitellä on lisätä valvontaa bitin bittiä, jossa voit muuttaa KVT osuus kokonaiskulutuksesta jännite.

 
Tapasin sama ongelma.
Joku kertoi minulle, että minun pitäisi virittää kaksi resisors (tekee DC sweep analyysin lämpötila), olen yrittänyt, mutta ei onnistu,

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Surullinen" border="0" />
 
ramy_maia kirjoitti:Chethan kirjoitti:mitä tämä leikkaus piiri?
 
Miksi ihmiset post mielipiteitä, mutta tosiasiat vain!Vääriä vastauksia voisi saada joitakin kohtia, mutta sekoittaa henkilö, joka on tarpeen asianmukaisen vastauksen.Joten se ei ole mukavaa lähettää vääriä vastauksia.Kirjallinen kuvaus ja ymmärtää, mitä se tarkoitti on tarpeeksi kovaa, pls älä vaikeampaa.

Nyt leikkaus Circuit: Koska on eroja prosessia käsitellä ja simulointi ei% 100 sopii tp todellisuudessa normaly määräyksen leikkaus ja vastuksia joten jos hyvin tarkka ref jännite tarvitaan näitä TRIM käytetään.

Mikä on lohkottu: R-arvo (Delta Vbe / R) TC tasapainotila ja R-arvo kerrannaisvaikutusten vastus ref lähtöjännite arvoa.(Ajattele, kuinka yhden näistä R-arvot simulointi).Arvioi Delta VT muutoksia ja prosessin muutoksiin ja säätää koskemaan kaikkia mahdollisia muunnelmia.Normaly prosessin muuttujia tarvitaan bandgap suunnittelussa ei ole ominaista hyvin niin leikkaus myös kätevästi kattaa virhe, jos malli on suunnattu hieman pois.
Koska leikkaus aiheuttaa ylimääräisiä testi kustannusten ja siru alueen toteuttamiseen se tarvitsee optimointiehdotuksen eli kuinka monta bittiä kojelauta on riittävän hyvä ja overal koristeeksi strategia kattaa jopa koristeeksi erilaisia tarvitaan, koska pienellä alueella.

Nyt noin ensimmäinen kysymys muutosten aikana prosessi: Anna olettaa, että 0 TC on asetettu 25C kuin sitä tulee lisää virheen pois 25C.Tämä TC virhe, ja se voidaan vahvistaa ja toinen ja kolmas jotta TC korjaukset toteutetaan suunnittelussa.
Tietoja vaihtelu on 25C-arvo yli PVT tämä on (ei 100 mV).Se voi johtua tasoittaa eroja, aktiivisen laitteen yhteensopimattomuus jne. paremmin piirin ja komponenttien laadun pienempi virheen.

 
tekno1,

Onko sinulla mitään käsitystä siitä, miten tarkkoja CMOS bandgap voi todella saavuttaa?

Olen suunnitellut kymmeniä Bandgap piirejä eri prosesseissa.Mutta testauksen tuloksena ei ole iloinen.Leikkaamalla, voin hallita lähtöjännite on ą20mV.Se yleensä täyty asiakkaan velvoitteista.Mutta mielestäni se ei ole riittävän tarkka ja haluavat löytää tapa parantaa sitä.

 
tekno1 kirjoitti:Nyt leikkaus Circuit: Koska on eroja prosessia käsitellä ja simulointi ei% 100 sopii tp todellisuudessa normaly määräyksen leikkaus ja vastuksia joten jos hyvin tarkka ref jännite tarvitaan näitä TRIM käytetään.Koska leikkaus aiheuttaa ylimääräisiä testi kustannusten ja siru alueen toteuttamiseen se tarvitsee optimointiehdotuksen eli kuinka monta bittiä kojelauta on riittävän hyvä ja overal koristeeksi strategia kattaa jopa koristeeksi erilaisia tarvitaan, koska pienellä alueella.

 
Minulla on kysymys leikkaus piiri.

Onko leikkaus piiri eräänlainen automaattinen palautetta piiri aistivat tuotanto virheen ja virittää viite piirin itse?Tai vain joitakin bittiä valvontaa Resistance suhteen, mutta sinun täytyy kytkeä päälle / pois päältä manully (en tarkoita leikkaus pelimerkki chip)

Kiitos,

 
ramy_maia kirjoitti:Chethan kirjoitti:mitä tämä leikkaus piiri?
 
Quote:tekno1,Onko sinulla mitään käsitystä siitä, miten tarkkoja CMOS bandgap voi todella saavuttaa?Olen suunnitellut kymmeniä Bandgap piirejä eri prosesseissa.
Mutta testauksen tuloksena ei ole iloinen.
Leikkaamalla, voin hallita lähtöjännite on ą20mV.
Se yleensä täyty asiakkaan velvoitteista.
Mutta mielestäni se ei ole riittävän tarkka ja haluavat löytää tapa parantaa sitä.

 
johnq_hu kirjoitti:

tekno1,Onko sinulla mitään käsitystä siitä, miten tarkkoja CMOS bandgap voi todella saavuttaa?Olen suunnitellut kymmeniä Bandgap piirejä eri prosesseissa.
Mutta testauksen tuloksena ei ole iloinen.
Leikkaamalla, voin hallita lähtöjännite on ą20mV.
Se yleensä täyty asiakkaan velvoitteista.
Mutta mielestäni se ei ole riittävän tarkka ja haluavat löytää tapa parantaa sitä.
 
No ehkä tämä auttaa vähän kanssa äskettäin lähetetty ongelmia!

Koska BG-viittaukset on 1.2V tuotannon ja tarvitsimme 2.7V meidän Circuit, meillä oli täydentää BG-jännite.
Voit trimm tämän Voltage, emme trimm vastuksien Bandgap, mutta vastukset vahvistimen.Joten lämpötilakerroin ei vaikuta koristeeksi!

Greetings Rocko

 
CMOS bandgap
1.käyttö N_well P tai N ..vastus peruuta
Temp kerroin
2.voit bandgap harhaa variartion pieniä -40 ~ 120
Joissakin bandgap ovat tarkkuuden Voltage, mutta
nykyinen vaihtelu on suuri
3.käyttö Trim vastus mutta Trim piiri on mos kytkin Rds siitä olisi pieni

se tapa, CMOS-prosessi BJT malli parastic
Joissakin lohkojen vain Typ malli ei SS FF SF FS kulma mallia.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top