FPGA-AVR 3.3-5 voltin tasolle Converter

[usgfpga]

Hei,

Olen vuorovaikutuksessa FPGA kanssa ATMega16 mikrokontrolleri.FPGA-lähdöt ovat LVTTL.mutta näiden tuotosten on aistittavissa, että mikro-i-kirjain kaivata 3,3-5 voltin tasolle muunnin.Miten voin tehdä?

FPGA-lähdöt ovat 3,28 voltin tarkasti.Miten voin tehdä sen?

Kiitoksia etukäteen ...

 

[vadkudr]

1.Jos FPGA lähtö on 5V suvaitsevaisia - voit käyttää sitä 5V UC.

2.Paras tapa on käyttää atMega16L tarjonnan 3.3V

 

[usgfpga]

Thanx 4 vastausta ...

1.Käytän XUP Virtex II Pro kehityksen aluksella, joka on Euroopan puolustusviraston johtokunta ja se sisältää VIRTEX II PRO sirulle on mukana myös muita oheislaitteita.
Nyt saamme digitaalisten lähtöjen laajenemisesta satamista hallituksen, joka on sidottu LVTTL standardin vain.I hav tarkistaa kautta yleismittari ja CRO, että se antaa 2,98 vastaan vain logiikan 1.Nyt, että mikrokontrolleri tuntea logiikan 1 on suurempi kuin 3,3 v. joten siksi minun on tasolla muuntimen LVTTL että CMOS / TTL.
FPGA ei HAV lähtö 5 V logiikan 1.Mutta se voi toimittaa 5 v ja 3,3 Vas Vcc (voimme käyttää sitä missä tahansa) 2 eri I / O-nastaa.mutta databittiä ovat 2,98 V logiikan 1.

Uskon hav totesi minun ongelmani taidokkaasti riitä ....

HAKU 4 apua ...

 

[Kender]

Kokeile tätä online-työkalu: http://focus.ti.com/logic/docs/translationselection.tsp?templateId=5985&navigationId=11413.Se auttaa valitsemaan taso-Shifter IC.

 

[FVM]

Tarkkaan ottaen ATmega edellyttää 0,6 * VCC vähintään korkean tason, joka on 3.0V on 5.0V VCC.Sinun pitäisi pystyä saavuttamaan tätä jännitettä 3,3 powered FPGA IO yleensä, mutta ilmeisesti, lähtöjännite on pienempi teidän aluksella.Lisäksi voidaan määritellä lisää liikkumavaraa enemmän melua koskemattomuutta.Yleensä, mutta ei takaa suunnittelu, ATmega tulo raja voidaan odottaa lähellä 0,5 * VCC.

Voit käyttää mitä tahansa TTL-yhteensopiva 5V toimitetaan logiikkaa, kuten HCT, AHCT sillä tasolla Shifter.Se on määritelty mimimum korkea 2,0 V, joka antaa riittävästi melua marginaali on 3,3 V tai 3.0V IO pankeille.

Kuin toinen kohta, jos Virtex aluksella ei ole panosta ruuvipenkki, vielä hankalampaa käyttöliittymä on ATmega on FPGA, aiheuttaa 5V on odotettavissa vahingoittaa FPGA panoksia.