Gate pituus estää kuuma elektronin transistori siirtyy

[rubink]

Olen yrittänyt seurata joitakin suosituksia siitä portilta pituus estää muutokset nmos transistori parametrit vs VdS varten 0.25um & 0.35um.
Tähän asti olen törmännyt taulukoita valimoteollisuuteen mutta ei löydä mitään tällaista tietoa tällä hetkellä.
Muistista Mielestäni vaikutus on pahinta, kun VdS = max (Vcc) ja Vgs = ~ 0,5 * Vcc.

kiitos,
R

 

[h]

Tämä on hyvin valimo tietoja.Yhden valimo olen työskennellyt jo aiemmin, 1um portilta pituus oli pitää turvallisena useimmissa olosuhteissa.
Olet oikeassa sinun väite siitä kaikkein vaarallisimpia käyttömuodon.

 

[electronrancher]

se riippuu Kytkinlaitteet kuten inverttereiksi voidaan vähimmäispituuden täydellä vcc (sanoa 3.3v).ei-tarkkuuslähestymisiä analoginen kuten nykyinen peilit olisi 2x digitaalinen minimiin, ja täsmällisyys mos kuten diffamp panos vaiheessa olisi hyvin pitkä ja laaja-tilassa.Minulla on tapana todeta, että HCI on ongelmallisimmaksi korkean jännitteen vakiona nykyiset lähteet.mutta hyvä yhteensovitus aina ajaa minun transistorit useita x prosessin vähintään siihen pisteeseen, jossa HCI ei ole ongelma.

En tiedä, sairaus, jossa haluan suorittaa laitteen vgs = 1/2vds avoimen piirin.yleensä nykyinen säännellään muulla laitteella suljettuja.mitä hakemuksesi erityisesti?

 

[rubink]

Oma hakemus on myös nykyisen peilit & lähteistä.The Vgs riippuu
kokoluokittelua, nykyinen jne. VdS on yleensä vähemmän kuin Vcc, mutta se voi päästä lähelle satunnaisesti.Huomasin, että Johns & Martin's Analogiset IC suunnittelu kirja he suosittelivat käyttäen enää laitteita varten cascode laite on cascoded peili vähentää stressiä tällä laitteella.
Muualla Olen lukenut, että esteen välillä Si ja SiO2 on 3.1eV
joka voisi merkitä sitä, että vaikutus menee pois alle 0.35um mutta tämä on vain arvaus.

 

[rubink]

I jäljittää joitakin tietoja, on 0.35um CMOS-prosessi:
Saat VdS = <2.5V vähintään portilta pituus on kunnossa.
Saat VdS = <3.6V nmos portilta pituus olisi 1um & pmos 1.7um (ja pahimmassa tapauksessa Vgs = 0,5 VdS)
Oikeasti olen jälkeen 0.25u tietoa, mutta se antaa jonkinlaisen käsityksen.

 

[ambreesh]

Vuonna baker
2. tilavuusprosenttia.hän puhuu pitää portin pituudet niinkin korkea kuin 10 kertaa minimipanoksen piirre koko subm ja syväjäädytetyt subm teknologiaa.
Mutta, tämä on huolehtia kaikkia vaikutuksia myös hotelectrons.