haluavat tietää, miten muuntaa verilog netlist mausteeksi netlist

[likun0427]

Spice netlist kun käytät Powermill (Synopsys) analysoida valtaa siru. vuonna Calibre yksi komento v2lvs on yksi tapa. Panda, yksi komento ver2cdl on toinen tapa muuntaa. mutta, top moduuli verilog netlist sisältää joitakin IP jolla ei ole mauste. Kiitos ehdotuksestasi!

 

[zhustudio]

nettran Hercules on toinen verilog mausteeksi kääntäjä. Voit yhdistää IP: n CDL koko netlist. Tai voit käyttää nanosim analysoida valtaa.

 

[aaronhor]

Voit käyttää v2lvs komentoa. Lisätietoja löytyy linkistä: muuntaa Verilog koodi Spice Muotoile | Circuit Design World [/url]

 

[tariq786]

Jos koodi on RTL, voit käyttää Perl tai Python-komentosarja tehdä käännöksen itse. Sen ei ole niin kova.