B
Bartart
Guest
Hei kaverit!
Minulla on ongelma käyttäen Xilinx Ise ja Verilog tiedostoja jälkeen synthese en voi nähdä hierarhy vuonna floorplaner.Olen Tarkista ja poista "pitää hierarhy" vuonna synthese asetusvalikosta mutta vieläkään ei ole muutoksia.
Kummallista on, että minulla ei ole minkäänlaisia ongelmia, jos i käyttää VHDL-koodia.mitään käsitystä?kiitos Bart
Minulla on ongelma käyttäen Xilinx Ise ja Verilog tiedostoja jälkeen synthese en voi nähdä hierarhy vuonna floorplaner.Olen Tarkista ja poista "pitää hierarhy" vuonna synthese asetusvalikosta mutta vieläkään ei ole muutoksia.
Kummallista on, että minulla ei ole minkäänlaisia ongelmia, jos i käyttää VHDL-koodia.mitään käsitystä?kiitos Bart