joitakin haastattelussa kysymykset - vastaus tarvitaan

[SP3]

Hi all,

Ohessa on Haastattelu kysymyksiin.Tarvitsen vastauksia / ajatuksia niille.Plz vastaus näihin:1.What käy sen VTC on CMOS inverter jos Vdd on vähennetty?
2.
Mikä on optimaalinen arvo Vdd varten CMOS inverter?
3.
A CMOS inverter se on "niin / p syötetään takaisin se panos.
Mikä on toiminnon kuin ckt?
4.
Miten Swap kaksi 8-bittistä rekisteriä ilman toisen rekisteröityä?Kiitos,
SP3

 

[laseetha]

Mielestäni ur Neljäs kysymys on mikroprosessorit.varten 8085 mikroprosessori on olemassa ohjeita kutsutaan XCHG - joka swapit sisällön HL rekisteri pariliitoksen DE rekisteri pari ilman mitään välitavoitteista rekisterit

 

[kinner]

ANS3 piiri tulee värähdellä kanssa ajan hallinnassa oikeuspaikkasopimusta viivytystä.

 

[pandit_vlsi]

Vastaus4. Kysymys:Oletetaan, että kaksi rekisteri on 8 bittiä pitkiä.Liitä tuloste ensimmäisen rekisteristä panos toisen ja liitä tuotos toisen rekisteristä panos ensimmäinen.
Nyt tehdä vasemmalle siirtyminen tai oikealle siirtyminen 8 kertaa.Terveisin,

Pandit.M

 

[Gliss]

Saat Forthin kysymykseen voit käyttää muistipaikka

 

[kulkarni_saurabh]

Vastaus
4. Kysymys:

Vuonna Verilog tämä voidaan tehdä käyttämällä esto-toimeksiannoissa.

Code:

aina @ (posedge CLK tai posedge RST)

aloittaaif (RST == 1'b1)

aloittaa

Q0 <= <Q0 RST.
arvo>;

q1 <= <q1 RST.
arvo>;

loppumuuten

aloittaa

Q0 <= q1;

q1 <= Q0;

loppuloppu

 

[sachin_kirdat]

ANS3 piiri tulee värähdellä kanssa ajan hallinnassa oikeuspaikkasopimusta viivytystä.

-> Se ei häilyä yksinhuoltajavanhemmille inverter, jos kytket 3,5,7 inverttereiksi sitten vain näet OSC.otherwise tuotanto on noin dc jännite.Jos ur inverter on suunniteltu on Trise = Tfall sitten saat vdd / 2 panos sekä tuotoksista.

 

[vikram789]

Sikäli kuin optimaalinen arvo Vdd on huolestunut olen lukenut (in sedra & Smith), että uusia technolgies kanssa pannaan täytäntöön Vdd niinkin alhainen kuin 1V coz se vähentää Hyvyysluku (nopeus vallan tuote), mutta pitää muistaa, että TP on ei lisääntynyt tp on kääntäen verrannollinen Vdd.

Sachin selostakaa ur answere, sillä vaikka olen sitä mieltä, että häilyä kanssa ajan = tp

 

[venkat_kode]

Ans3

se toimii oskillaattoria, pituus: T = 2 * tp jos 2tp>> tf tr.

"Jos tämä ehto ei täyty, piiri ei ehkä häilyä yksi aalto signaalien propagating kautta inveter tulee päällekkäisiä seuraajaa ja lopulta lieventää oscillation"

 

[sachin_kirdat]

Vikram,
ihannetapauksessa ur oikein tämän pitäisi häilyä 2 * tp ajan, mutta oikeastaan mitään ei tapahdu, voit tarkistaa sen kanssa HSPICE.En tiedä, miksi se ei OSC.

 

[ytliang]

Ans3
Se ei värähdellä.
Avoimen silmukan piiri sisältää ainoastaan 1 napainen (tarjoaa max taajuus-riippuvainen vaihesiirtokerros 90 astetta).Koska inverter näyttelyesineitä tasavirtajohdolla vaihesiirtokerros 180 asteen vuoksi signaali inversion, Max yhteensä vaihesiirtokerros on 270 astetta.Silmukkaselaimessa siis ei yllä oscillation kasvu (tarve 360 astetta).
(Razavi p.484)

Rakentaa oskillaattoria, invertterit, u olisi vähintään 3 inverttereiksi.

 

[speedforu]

ans 4:
r1 = r1 XOR r2;
r2 = r1 XOR r2;
r1 = r1 XOR r2;

 

[saro_k_82]

1.Mikä on VTC?

<img src="images/smiles/icon_sad.gif" alt="Surullinen" border="0" />2.Optimum missä mielessä?Parhaan tehon hajoamista olisi VTN VTP mutta on heikko nopeus.

3.The inverter on puolueellinen sitä matka kohta.On aivan kuten kytkemällä diodi kytketty NMOS on diodi kytketty PMOS.Miten se voi heilahdella?

 

[dexter_ex_2ks]

1) VTC Mielestäni on Jännite Transfer Luonteenomainen, u Tiedän, että se (jos ei hae netto).Mielestäni se ei ole niin jyrkkä .....
2) Mitä optimaalinen jännite, hmmm, mielestäni sen pitäisi olla korkeampi kuin Vthn Vthp (niin korkea-out -> PMOS tulee vahva-inversion, ja matala-out -> NMOS PMOS tulee vahva-inversion ), ja kuin yläraja, uskon,
että niin paljon kuin teknologia voi tukea (mahdollista, että vuoto nykyinen lisää).transistors connected together from VDD to GND (or VSS), driving a lod of current from Vdd to Gnd, no oscillation cause of Cgs of the transistors.

3) Ei ikinä se häilyä sillä jos lyhyt-out, we'll get 2 tyydyttyneistä
transistorit kytketty yhteen VDD että GND (tai VSS), ajo lod nykyisen alkaen Vdd on GND, ei värähtely aiheuttaa Cgs on transistorit.
4) Mitä rekisterit -> erittäin hyvä vastaukset tähän mennessä.

 

[teteamigo]

SP3 wrote:

Hi all,Ohessa on Haastattelu kysymyksiin.
Tarvitsen vastauksia / ajatuksia niille.
Plz vastaus näihin:1.What käy sen VTC on CMOS inverter jos Vdd on vähennetty?

2.Mikä on optimaalinen arvo Vdd varten CMOS inverter?

3.A CMOS inverter se on "niin / p syötetään takaisin se panos.Mikä on toiminnon kuin ckt?

4.Miten Swap kaksi 8-bittistä rekisteriä ilman toisen rekisteröityä?
Kiitos,

SP3