kääntää jo syntetisoitu tiedosto

[sudheerprasad]

Hei kaikki, olen suunnitellut kuusen suodatin ja syntetisoida se 1.8V kirjasto, haluan uudelleen koota syntetisoitu tiedoston 1.2V (niin että solut tapana muuttua, ja siellä tapana muutoksia alueella), mutta vain viive ja tehon arvot muuttuvat. set_dont_touch ei toimi tässä coz Haluan koko suunnittelu olla sama ja set_dont_touch päällä moduuli ei huomioida, Onko mitään keinoa saavuttaa päämääräni?

 

[shelby]

Jos et ole muuttumassa solut, miksi sinun täytyy resynthesize?

 

[sudheerprasad]

Haluan resynthesize at 1.2V muuttamatta solujen eli alue pysyy samana, mutta teho ja viive-arvot lasketaan käyttämällä 1.2V kirjasto

 

[shelby]

Kuulostaa haluat vain uudelleen aikaan jo syntetisoitu netlist at 1.2V (eikä resynthesize). Vain ladata uudessa libs, verilog ja SDC ja report_timing / report_power