käyttäen LVDS nastat yhtenä päättynyt, on se järkevää?

[vahidkh6222]

Hei,
Onko ok käyttää yhtä PIN eron LVDS pareittain yhteen päättyi.
Minun täytyy antaa ulkopuolisen yhden päättyi kellon DAC eval aluksella.
Minun FPGA on vx4sx95.

 

[FVM]

Tavallisesti LVDS ist vain yksi monista IO standardien valittavissa ja FPGA-pin osalta pin paria.Sinun pitäisi voida asettaa se esim. 2.5V CMOS.Toimi LVDS, lähtöjännite saa riittää AC kytkettyjä Kello tulo.

 

[bharatsmile2007]

Hei,

kanisteri u pls selittää minulle "Common Mode Voltage" at vastaanotin LVDS?

THanks