V
voho
Guest
Hei kaikki, käytän ISE Xilinx simulaattoria 9.02.04.i: kun tehdä simulaatio miksi näyttää vain aallon sisään ja ulos-porttiin kokonaisuus. Se s mahdollista katsella signaali devlared arkkitehtuurissa .. Thanks etukäteen