Kiireellisesti, noin subthreshold piirien suunnittelussa CMOS prosessissa

[rficd]

KAIKKI, Tapaan palapeli ongelma. Vuonna jännite seuraaja suunnittelu, löydän monia transistoria kynnys alueella ja suorituskyky on hyvä suurten virtalähde vaihtelua. Mukaan pääsääntöisesti transistorit pitäisi olla aktiivinen alue. Saan tuloksen, että suorituskyky on parempi kun transistori subthreshold kuin aktiivisessa kanssa suuri teho tarjonta vaihtelu jälkeen yritän monta kertaa. ehkä jonkin verran taikuutta. Antaisitko paloja neuvoja ongelmaan. Tai joku voi ladata joitakin suunnittelu materiaalia subthresold piirien suunnittelussa CMOS prosessissa. Onko subthresold piirien suunnittelussa on suosittu nyt kaupallisessa CMOS IC design. Myös Onko subthreshold piiri vankka kun virtalähde vaihtelee suuresti.

 

[pthoppay]

Epäilen todella teidän kommentoida paremmin virtalähde sääntelyn alittava alue. Koska virtalähde Kohinan poisto riippuu pääasiassa lähtöimpedanssi on MOSFET, ja lähtöimpedanssi on riippumaton toiminta-alueella ja riippuu vain harhaa nykyisestä. Alittava tai heikko inversio (WI) toiminta on laajalti käyttää paikoissa, joissa he tarvitsevat erittäin alhainen virrankulutus. tyypillisesti WI alueella MOSFETs ovat puolueellisia klo 1uA, johtaa hyvin alhainen virrankulutus. Yritä löytää kaikki paperit professori Eric Vittoz tai Christain Enz tietää enemmän osakynnysten toimintaa. Prakash.

 

[szekit]

Voisitteko lähettää joitakin papereita kirjailijaa?

 

[manish12]

Subthreshold alueella se haluavat olla hyviä, mutta tuolla alueella transistori ei menee sisään cutoff alueen tilasta, joka on suuri ongelma siru suunnittelija. Myös tämä tekniikka on ongelma rajapinta nykytekniikalla.

 

[umagne]

Helmikuusta 2011 se tulee olemaan saatavilla JSSC suunnittelun menetelmät subthreshold Voltage Referenssit, sen DOI on 10.1109/JSSC.2010.2092997