Kirjoittaminen testipenkki vuonna verilog tai e kieli?

[wilfwolf]

Aion kirjoittaa PCMCIA testipenkki. On kaksi kieltä voin valita, verilog tai e, kuinka teen päätöksen? Onko henkilö käyttää molempia ennen ja antaa minulle mitään neuvoja? THX.

 

[thriller_wu]

Mielestäni käyttötarkoitusten valvonnasta kieli rakentaa testipenkki on better.But verilog on nopeampaa juostessa simulointi.

 

[luoliuzhu]

Minusta sinun pitäisi kirjoittaa testipenkki kanssa E.

 

[ram]

Sinun täytyy käyttää e-kieli.

 

[ic_design]

Verilog on useimmissa kannettavissa, se on erittäin nopea.

 

[ram]

U on käytettävä e kieltä

 

[daniel@2004]

E kieli

 

[davidyu]

Olen käyttänyt jeda, Ehkä e kieli on hyvää u.

 

[nand_gates]

Verilog on paras! Enimmillään voit kokeilla SystemVerilog Dont koskaan ajattele käyttäen TestBuilder! e Vera ovat hyviä, mutta kalliita! Vera on hitaampaa, koska se käyttää PLI on integroida Verilog!

 

[rakko]

unohda e. sen lähes kuollut. ei moni käytä tätä kieltä enää. liian diffiult oppia ja siitä puuttuu monia piirteitä paremmin ympäristöön, kuten Vera. Synopsys antaa Vera pois ilmaiseksi jos ostat VCS simulaattori. Kieli Vera on C + + niin mitä testausmenetelmää kehität on kannettava muiden työkalujen helpompaa. Jos sinulla ei ole varaa vera ehdotan verilog. Haluaisin käyttää jopa verilog sijaan e / specman.

 

[haoboy]

Mielestäni verilog on yleisempää, se toimii paremmin simulointi

 

[oxford]

E kieli ja Vera, joka on parempi?

 

[adrian_hu]

nand_gates: miksi ei testbuilder? Voitteko antaa meille lisää yksityiskohtia?

 

[take_care00]

Hei wilfwolf, vastaus dependes, kuinka paljon rahaa voit käyttää ja kuinka suuri on suunnittelua. Jos olet tarkistaa monen miljoonan portit ASIC parhaita valintoja ovat nykyään E tai Vera (2 vuotta, nyt se todennäköisesti SystemVerilog). Mutta sähköpostisi minusta tuntuu olet tekemässä lohkotaso todentaminen. Jos näin on verilog voi silti olla hyvä / järkevä valinta. Saatat myös haluta harkita SystemC joka on saamassa paljon vauhtia erityisesti in System tason tarkastusta. muutamia kommentteja Edellinen sähköpostit: - On totta, että Vera resemmbles C + +, mutta Vera ei ole C + + ja se ei voi olla kannettava ja muita työkaluja. Vera on tuettu vain Synopsis. - Vera ei ole ilmaista. Mikä on vapaa on VeraLight joka on osajoukko Vera ja don'support pisimmällä / poerfull käytettävissä olevista ominaisuuksista, Vera. Vera on kilpailija E (mitattuna täydellisyyttä ja voiman kieltä), mutta VeraLight ei. Pienille hankkeille VeraLight ehkä käyttää VeraLight mutta suurten ASIC tarvitset Vera tai E. Toivottavasti tämä auttaa. Huolehdi

 

[rahulk_123]

varten testbuilder kassalle http://www.testbuilder.net

 

[xworld2008]

En pidä testipenkki kirjoittaa käyttö C + +, koska verilog lanka tai reg on neljä muuttujaa, mutta C ja C + + käyttää 2 muuttujaa. kun käytän C tai C + + kirjoittaa testipenkki, minusta on jotain mitä en putosi hyvä.

 

[mingchieh6819]

Katson, että kirjoitan testipenkki vuonna verilog. Se on enemmän parhaiten kuin muiden kieltä. Se tekee mitoitusvirtaama helpommin.

 

[supercst]

tehdä tarkastus, vain verilog ei voi tehdä hyvin. koska se tarvitse niin paljon vektorit kattaa suunnittelu. E voi tarjota satunnainen testi vektoreita, joten käyttämällä E on hyvä valinta. systemverilog ei tueta hyvin nyt, ja jotkut ajallisia ei ole niin hyvin kuin e.

 

[sarath51]

Presenlty e-kieli on reunan yli muiden Veriifcation kielillä.

 

[funzero]

Verilog on suosittu, mutta e on suunniteltu erityisesti tarkastusta. Verilog on hyvä tukea.