S
sj95
Guest
Dear all: Minulla on ongelma simuloida yksinkertaisen tiedoston HIPICE. Kun yritän simuloida tulosta aina kerro ** virhe ** aikana Verilog-Device käsittely: KML tiedostoa ei ole olemassa Miksi? mikä virhe on tehnyt minulle? Voisitteko auttaa minua? Kiitos paljon. SP Tiedoston: * Otsikko: Simple Verilog-vastus. HDL resistor.va. Vaihtoehtoja post = 1 X1 1 0 vastus r = 1 vs 1 0 1. Ks VS 0 10 1. Päättyy va file: / / Yksinkertainen vastus ` sisältävät "disciplines.vams" moduulissa vastuksen (p-n), parametri R = 1,0 päässä (0: inf); sähkö p-, n, analogiset I-(p-n),