Kuinka aloittaa verilog-by HSPICE

S

sj95

Guest
Dear all: Minulla on ongelma simuloida yksinkertaisen tiedoston HIPICE. Kun yritän simuloida tulosta aina kerro ** virhe ** aikana Verilog-Device käsittely: KML tiedostoa ei ole olemassa Miksi? mikä virhe on tehnyt minulle? Voisitteko auttaa minua? Kiitos paljon. SP Tiedoston: * Otsikko: Simple Verilog-vastus. HDL resistor.va. Vaihtoehtoja post = 1 X1 1 0 vastus r = 1 vs 1 0 1. Ks VS 0 10 1. Päättyy va file: / / Yksinkertainen vastus ` sisältävät "disciplines.vams" moduulissa vastuksen (p-n), parametri R = 1,0 päässä (0: inf); sähkö p-, n, analogiset I-(p-n),
 
Hei, Tarkista, onko u että ominaisuus lisenssitiedoston. Se toimii hyvin. Kiitos
 
Tarkista onko sinulla "HSP_HDL_PATH" ympäristömuuttuja omassa ympäristössä seetings.
 
[Quote = sj95] Dear all: Minulla on ongelma simuloida yksinkertaisen tiedoston HIPICE. Kun yritän simuloida tulosta aina kerro ** virhe ** aikana Verilog-Device käsittely: KML tiedostoa ei ole olemassa Miksi? mikä virhe on tehnyt minulle? Voisitteko auttaa minua? [/Quote] Mielestäni se ei ole hspiceva ominaisuus lisenssi tiedosto, joten et voi kääntää. Va malli tai yksinkertaisesti et ole koonnut tätä tiedostoa ennen käynnissä simulointi. muuttamisesta
 
jos lis tiedosto on HSP-vacomp: lan: Ei tällaista ominaisuutta ole
 
Minulla on "hspiceva" in my lisenssitiedosto vaan minun. LIS tiedosto saan: "HSP-vacomp: HSP-vacomp: Vetoaminen Verilog-kääntäjä '..." HSP-vacomp: Synopsys HSPICE Verilog-Compiler versio 1.60.802.081208. HSP-vacomp: Copyright (C) 2008 Synopsys, Inc. Kaikki oikeudet pidätetään. HSP-vacomp: HSP-vacomp: lan: Release hspiceva token (s) HSP- vacomp: Lic: ominaisuus hspiceva ei löytynyt "Mitä teen väärin?
 

Welcome to EDABoard.com

Sponsor

Back
Top