Kuinka käyttää Ympäristö Muuttuja vuonna VHDL testbench

[omara007]

Hi folks

Olen yrittänyt lukea testvector minun VHDL testbench suorittaa simulointi käyttäen NC on linux.Haluan huomauttaa, että testvector tiedosto käyttäen ympäristömuuttujan tehdä minun testbench kannettavat, mutta aina kun yritän koota että testbench käyttäen NC, saan virheilmoituksen, että ympäristö muuttuja ei tunnisteta.Ottaen huomioon, että tämä ympäristömuuttuja toimii tiedosto kaikkialla muualla .., niin miten tämän ongelman ratkaisemiseksi olisi voitava käyttää ympäristömuuttujia sisällä VHDL testbenches Linuxissa?Terveisin

 

[Gliss]

Ehkä voit suorittaa NC-VHDL sisältä käsikirjoituksen ja käyttää muuttuja tavalla.
Last edited by Gliss
29. kesäkuu 2006 0:00, muokattu 1 kertaa yhteensä

 

[omara007]

I tehokkaasti johti NC alkaen komentosarjoja ..mutta minulla on testbench kirjoitettu VHDL, ja haluan käyttää ympäristömuuttujan sisällä VHDL samoin ...osoittamaan, missä testvectro ..tämä onnistui, kun käytät ModelSim nojalla ikkunat ..mutta NC, se ei tunnista ympäristömuuttujat sisällä VHDL ..se voi vain tunnista ympäristömuuttujat sisällä komentosarjat ..

tahansa ehdotettu ratkaisu?

 

[omara007]

Jokainen löydetty mitään tämän ongelman?..Olen odottaa

 

[sree205]

Olen Verilog käyttäjä, joten voin käyttää "sisältää minun koodit.

mitä on tehnyt, on aina paikka, jossa testbench on paikka testcase kutsutaan, eli

olettaen, testcases ovat "/ simulointi / testcase"-hakemistoon, ja testbench on "simulointi / testbench"-hakemistoon, tapa soittaa testcase alkaen testbench on

"sisältää" .. / testcase / test_name.v "

En ole varma, onko samanlainen asia on mahdollista VHDL.selville, ja antaa te tiedätte.

 

[omara007]

Olen yrittänyt määritellä minun muuttujaa tässä hdl.var mutta kun vedota simvision se ei tunnista sama muuttuja ..vaikka hdl.var on lukenut kunnolla ja kun virheenkorjaus on hdl.var sanotaan, että se tunnustaa muuttuja.

pitäisi lisätä muuttujan komentosarjan erityisiä ncsim?..ja miten?

 

[aji_vlsi]

omara007 wrote:

I tehokkaasti johti NC alkaen komentosarjoja ..
mutta minulla on testbench kirjoitettu VHDL, ja haluan käyttää ympäristömuuttujan sisällä VHDL samoin ...
osoittamaan, missä testvectro ..
tämä onnistui, kun käytät ModelSim nojalla ikkunat ..
mutta NC, se ei tunnista ympäristömuuttujat sisällä VHDL ..
se voi vain tunnista ympäristömuuttujat sisällä komentosarjat ..tahansa ehdotettu ratkaisu?

 

[omara007]

Minun täytyy tehdä jotain tällaista on VHDL testbench Asiakirjatyyppi:

#######################################

file_open (input_file, "$ STIM / testvector.txt", read_mode);

#######################################

jos input_file ilmoitetaan lukemisen prosessi tältä:
tiedosto input_file: teksti;

ja $ STIM on ympäristön muuttuja = polku, kohdasta, jonka esitin minun testvector.txt tiedosto.
Kuka tahansa voi esittää testvector tiedosto minne tahansa hän haluaa, ja vain muuttaa ympäristömuuttujan hänen uusi polku.Kaikki ympäristön muuttujat on otettu erillinen tiedosto toimitetaan hankkeen hakemisto ja tarvitaan olla peräisin, jos joku ajaa simulaatio.

PS Mitä haluan tehdä, on todellakin onnistunut nojalla ModelSim Windows ..Nyt minun simulaattori on NC running RHEL 4.En tiedä, miten se tehdään osana uutta kehitysympäristö.

Hope Tein itse selvää ..

Odottavat puheenvuoroistanne

 

[aji_vlsi]

Hei,
Sinun vaatimus / Tarkoituksena on kuitenkin selvä, koska olette nähneet, että tapa lähestyä se ei ole koko tools / laiturit, miten noin pieni muutos siihen, miten saavuttaa sama?

1.Sinun on $ STIM että käyttäjä asettaa ennen käynnissä sim.
2.Käytät että sisällä VHDL kuin tänään.

Minähän olen ehdottanut on:

1.Sinun tarvitsee vain käyttää paikallisia polun ilman $ STIM sisällä VHDL-koodia.

2.Kysy käyttäjä perustaa $ STIM / testvector.txt linkki paikallinen tiedosto ennen käynnissä sim.(Se joka tapauksessa hän ei edellisten tavoin kuin hyvin, katso vaihe # 1 edellä).

En ole varma, onko sinulla löysä joustavuutta, jos et sitä uudella tavalla, en näe yksi.

Ajeetha CVC
www.noveldv.com
Kirja:
pragmaattinen lähestymistapa VMM Hyväksyminen 2006 ISBN 0-9705394-9-5
http://www.systemverilog.us/