Kuinka laskea tämän jännitteen saada?

[walker5678]

HI

Liitetty kuva on rata, raide rautateille erotusdiagnoosissa panos vaiheessa seurasi luokan AB uivalla bias piiri.Jokainen on käsite, miten analysoida ja suunnitella jännite voitto pisteeseen A ja B,
voisitteko antaa neuvoja?Arvostaa sinun auttaa, kiitos!
ystävällisin terveisin.<img src="http://images.elektroda.net/64_1168502694.gif" border="0" alt=""/>

 

[cellphone]

että NMOS PMOS yhdistelmä välillä A-ja B näyttää pitävän luokan AB ohjauspiirin.Lisäksi on olemassa AC lyhyellä välillä kohta A ja B. Voit vakuuttaa itse tekemällä asianmukainen analyysi.Siksi voit laskea jännite voitto AMP kuten tehdä säännöllisesti (eli laskea GM tulo vaiheessa ja tuotoksen impedanssi ensimmäisessä vaiheessa ja GM toisen vaiheen yhdessä tuotannon impedanssi toisessa vaiheessa, ja niin päällä).

Mutta se, mitä sinun pitäisi muistaa, että GM Syöttöparametrin vaiheessa muutoksia riippuen Määrittämätön tila syöttöjännitteellä.GM Syöttöparametrin vaiheessa, kun yhteinen tila on sellainen, että NMOS-ja PMOS pari on on suurempi kuin silloin, kun vain NMOS (tai vain PMOS) paria ovat päällä.

Toivottavasti tämä auttaa.

 

[walker5678]

Kiitos selitys.

Kyllä, virtaukset on M7 ja M8 tehdä muutoksia täydentävien tilassa kun on AC signaali lisätään Syöttöparametrin vaiheessa.Tämä on mielenkiintoinen, ja olen vain utelias tietämään, miten tämän piirin rakenne tehdä tätä.Miten suunnitella W / L koon M7 ja M8?

Toinen mielenkiintoinen asia on se, että kun VA vähennys (tuotos PMOS vetää nykyisen alkaen Vdd), että VB on pidettävä mahdollisimman pienenä jännite (noin 700mV), ja kun VB lisätä (tuotos NMOS ajaa nykyisestä GND), VA pidetään enintään jännite (noin 4.1V, vdd = 5V).Mitä tarkoitusta varten?parhain terveisin /

 

[cellphone]

1.Voit ensimmäinen kysymys kokoluokittelua M7 ja M8:
Se ei ole vaikeaa ollenkaan.M7 ja tapa olet painottamisella portille, M7 (tavallisesti tehdään vain kaksi PMOS diodeiksi on Vdd) yhdessä PMOS tuotos transistori muodostaa translinear silmukka.Siksi, kun päättää kaivoon virtaa M5 ja M6 (ja puoli tämän nykyisen virtaa M7 jos puolueellisista kunnolla), sitten on translinear silmukkaa ja M5 valua nykyinen voit asettaa Q virtaa tuotoksen PMOS.Sinulla on samanlainen silmukka N puolella.Siksi voit koko W / Ls kaikkien näiden transistorit.On kirjallisuutta saatavilla.tämän tyyppisen luokan AB painottamisella kutsutaan "feedforward" luokka AB painottamisella.

2.The phoenomenon kuin puhut on yksi niistä ominaisuuksista tämän luokan AB piiri.Pitämällä VB on jännite kun VA vähenee olet näin ei enää tarjota AC lyhyellä välillä solmut VA ja VB kuin ne irrotetaan tuotannosta.Sen sijaan, mitä olet tekemässä on kun PMOS tuotos transistori on ajettava kovaa, olet pitää pieni määrä nykyisen virtaavan että NMOS tuotos transistori niin, että se on "ON".Sen vuoksi kun signaali siirtymä tapahtuu alkaen ve to-ve (tai päinvastoin), ei ole rajat yli vääristyminen.Tämä min.nykyinen voi myös olla peräisin avulla translinear silmukan analyysi.

Hope se on selvää.Ja teet hyvän huomion virtapiiriin!

 

[walker5678]

Kiitos paljon, matkapuhelin, sinun opetus antaa minulle enemmän selkeitä tämän piirin rakenne.