Kuinka monta noin purkaa kapasitanssi?

[zhustudio]

Olen suunnitella arvioinnin hallituksen käyttämällä BGA package FPGA.pin laskemaan 676.miten järjestää eron kapasitanssi?ja kuinka paljon on tarpeeksi.COZ BGA-paketti on suuri desity ja reititys

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Surullinen" border="0" />

, Ja sekä ylä-ja pohjakerroksen monia VIA

<img src="http://www.edaboard.com/images/smiles/icon_confused.gif" alt="Sekoittanut" border="0" />

.ja jos sijoittaa kaikki purkaa kapasitanssi?

<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Kysymys" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Kysymys" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Kysymys" border="0" />

 

[flatulent]

Erittäin menestyvä yritys, joka on sen suunnittelee työn ensimmäistä kertaa joka kerta on suunnittelun sääntö, että yksi ohittaa kunkin teho nastainen kaikki ICs.Nämä ovat kääntöpuolella PC-kortin asettamista vastakkain kautta, joka toimittaa valta jokaisen pin.Koko kondensaattorien asettavat usein signaaleja.He yrittävät olla vähintään 0,1 uF kohti IC vähimmäisvaatimukset ja niistä on useita Power nastat ne vuorotellen 0,1 uF ja 10 nF.

 

[zhustudio]

on QFP, minun on lisättävä kondensaattorien kunkin teho nastainen yhdelle sirulle takana hallituksen.mutta BGA paketti on 26 x 26 matriisi.joten siellä on paljon kautta, mikään muu paikka kondensaattoreita.Mielestäni jotkut evalution aluksella.Ne lisäävät joidenkin, mutta ei jokaisen valtaa pin.Onko Design rule erottaa kondensaattori?kuinka paljon valtaa nastainen pitäisi jakaa kondensaattori?

 

[jzo777n]

Hei

Olen käyttänyt tätä ratkaisua useaan kartonki BGA package

1) Power plane
Jokainen toimitus on omin voimin tasossa.
Jotta tarjonta sen niin, että se kattaa BGA ja erottaa kondensaattorit
IO toimittaa sen on oltava myös kaikki alueen olivat IO signaalit.
Power nastat on kytketty suoraan Power tason.

2) purkaa kondensaattori
Pääsääntönä on yksi kutakin Power pin.
Tyypillinen arvo on 0,1 uf tai vähemmän lisää nopeita signaali
Sinun näyttävät resonanssitaajuudella niin kondensaattori toimii teidän nopea signaali.

Käytössä BGA ei toimi kondensaattori jokaista Power PIN vaan laittaa niin paljon kuin käytännössä ympäri BGA, ja sisällä (toisio), jos ei ole täytetty yksi.
Sinun tulisi myös tehdä Tarkista hyvän oskilloskooppi.

Versio on useita kondensaattori eri arvoja samanaikaisesti En suosittele, koska
resonanssitaajuudella sen niin valmistus-erän riippui.

Käytä vain X7R tai NP0 kondensaattoreita.
Kondensaattorit on kytketty suoraan Power tason.

3) Bulk kondensaattori
Mukaan, kuinka paljon nykyistä BGA kuluttaa ja miten lähellä voimansiirron,
saatat tarvita suurin kondensaattoreita.
Käytä alhainen ESR Tantal kondensaattori

Lisätietoja voit lukea tohtori Howard Johnson artikkeleita hänen erinomaisesta sivusto http://www.sigcon.com

Micron on myös Tekn. huom: Bypass Capacitor valinta, http://download.micron.com/pdf/technotes/TN0006.pdf

jzo

 

[zhustudio]

Voi kiitos, jzo.Yritän sitä.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Hymyillä" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Hymyillä" border="0" />

 

[aalbu]

Tässä on toinen erittäin hyvä Tekn. huom:
http://www.xilinx.com/xapp/xapp623.pdf

 

[zhustudio]

Kiitoksia, se on vain Xilinx V2 FPGA.Se on ensimmäinen kerta minun suunnitella tällaisen sirun.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Hymyillä" border="0" />