Kvco valinta ja valta Melukysymys PLL

[trashbox]

Hei kaverit, minulla on kaksi kysymystä PLL suunnittelu, voisitteko antaa minulle mitään kommentteja? 1.PLL värinää kysymys Haluan saada alhainen jitter kello vaihtelevat 50MHz ja 200MHz. On kaksi vaihtoehtoa: a) antaa VCO on pieni (GAIN = Kvco = df / dv) mukaan erilaisia ​​tekniikoita, kuten monen FV käyrä koska VCO melu on verrannollinen Kvco. b) anna VCO värähtelemään kaksinkertainen taajuudella (alkaen 100MHz ja 400MHz) ja sitten jakaja-by-2 saada kohde taajuusalue (alkaen 50MHz ja 200MHz). Etuna on: korkea taajuus on pienempi absoluuttinen värinää (Oletetaan prosenttia = jitterin / aika on sama lähes matala ja korkea taajuus), signaali jälkeen div-2 on pienempi värinää, jos div-2 eivät introdule enemmän melua. Haittana on VCO on isompi Kvco tätä menetelmää. En ole varma, mikä menetelmä on parempi tässä tapauksessa? 2. Verkkovirran Melukysymys Hyvin suuri SOC järjestelmä kuten CPU tai GPU, digitaalinen osat käyttöön kohinaa analogiseen osaan erilaisia ​​mekanismeja, vaikka monia taitoja on käytetty esimerkiksi vartija rengas. Kysymykseni kuuluu: kun analoginen MOS: n melu (terminen kohina ja leffa melu) itse, joka on hallitseva melunlähde, melua digitaalisia osia tai mos itse analoginen osissa? Kiitos paljon.

 

[selina_wch]

Vastaus Toinen kysymys: Virta melu on kaikkein inportant melua sourse erityisesti SOC järjestelmässä. Kun virta on melu on eristetty niin paljon kuin mahdollista, analoginen mos n melua pidetään. Ensimmäisestä asiasta, en usko kaksi menetelmää johtavat hyvin erilaisia ​​suorituskykyä. Tervetuloa keskustelemaan.