kysymys ESD suojan High Speed Circuit

[yfluo2004]

Hei,

Olen suunnittelemalla suurnopeusaluksiin lähetin edellä 50Gb / s.I rakentaa tuotoksen puskuri ja se on ok, mutta ESD suojaa merkittävästi tuhota tuotos tiedot nopeus, koska se on suuri kapasitanssi.ESD suoja on peräisin valimo kirjastossa.

Onko kellään kokemusta ESD suunnittelu tällaisissa High Speed Circuit?
Vai tarvitsemme ESD tällaisten suurten nopeuksien tuotos pad jos vain haluat testata pakkaamattomana siru?

Kiitos paljon!

YLuo

 

[ESDSolutions]

Hi yfluo2004

Ehkä voin auttaa sinua.Näissä äärimmäisissä tapauksissa standardin ESD lähestymistapa ei ole tavallisesti oikea.Useimmat kirjastot ovat kehitetty IO nopeudet ovat alle 0.5Gbps kanssa ESD liittyvät risteykseen kapasitanssi useiden pF's.

Hyvä uutinen on, että varmasti muiden insinöörien / yritykset ovat käveli tämän saman polku ennen ja ovat kehittäneet erityispätevyyttä ESD suoja kiinnittimet, joilla on hyvin alhainen kapasitanssi, jota voit käyttää joka Plug-n-Play tavalla kuin valimo kirjastoissa.Mutta tämä lähestymistapa ei saa olla mahdollista ennen 20Gbps riippuen siedetty kapasitanssi, piiri erityispiirteensä ja irtisanominen / vastaavia seikkoja.

Siksi jotkut ovat kehittyneet niin sanotussa yhteispäätösmenettelyssä suunnittelun menetelmiä, joissa IO, yhteensovitus piirit ja ESD piirit on suunniteltu yhdessä.Kun signaalin taajuus jakelu on hyvin kapea (esim. joissakin LNA piirit) voidaan korvata tai virittää pois ESD liittyvät kapasitanssi on keskellä taajuus.

Oikea lähestymistapa riippuu oman piirin ja joitakin lisäkysymyksiä alle ...

- Mikä tekniikka solmu ja valimo olet työskennellyt?Joissakin tapauksissa valimo voi tarjota erityisen alhainen kapasitanssi ratkaisu korkean ESD käyttövarmuuden.Ota valimo yhteyshenkilö.Kuitenkin, varmista, että joku (valimo riippumattomia) kokenut ja ESD tutustuu sen varmistamiseksi, että suojelua clamp on tehokas oman piirin.

- Onko sinulla idea noin suurin siedetty kapasitanssi varten 50Gb / s IO: n?Missä määrä kapasitanssi signaali on kokonaan tuhottu, ja millä tasolla on toimiva.

- Mitä ESD suojelun tasliko loppuasiakasta tarjoa mitään ohjeita tarvitaan ESD suojan näiden suurten nopeuksien IO: n?Ehkä 500V HBM riittää kun kokoonpanoon teidän IC ja langattoman antennin tai optinen anturi / lähetin on käsiteltävä on ESD-suojattu alue.Puhu ihmisille IC ja järjestelmän kokoonpano tehdas

- Mikä on aikataulu ratkaisu tarvitaan?Aiotteko olla engineering näyte / shuttle suorittaa ennen kuin voit mennä massatuotanto nauha vai onko se kaikki tai ei mitään bet kanssa ensi nauha-out?

Joka tapauksessa: haluaisin tietää, jos tarvitset yhteyshenkilö (millä alueella olet?), Joka voi tarjota puolueeton mielipide valimo ratkaisu ja jotka voivat auttaa sinua edelleen optimoitua lähestymistapaa.

ES

 

[Grace Yao]

Ongelma on tavallaan tunnu yhtä teho mos vuonna virrankulutusta IC.Tapasin näyttävät ongelma.Suuri M tuotos kuljettajan mos.emme voi käyttää standardin ESD sääntö tässä tuotos petauspatja.me käytämme min sääntöä tai hieman suurempi sääntö tässä CMOS on valuttava portilla.lähde portille on min sääntö.Tällä tavoin voidaan vähentää R ja C. Ja ESD
ratkaisu tuotoksen pad: käsitellään tuotoksen tallustaa kuin yksi konekäyttöinen petauspatja.emme käytä
normaali ESD pmos ja nmos suojella.me vain käyttää valtaa clamp lähellä lähtöteho mos.Tapa toimii vallan IC.

 

[srftech]

Hi Yflo,
Olen työskennellyt 60Ghz ESD suojelu sekä Co-design kuten ESDSolutions, on ainoa tapa edetä tässä asiassa.Myös mainitsitte testaus pakkaamattomat osia, jos osat ovat käsiteltävissä (pakattuina tai pakkaamattomina), tarvitset jonkin verran suojaa (joissakin tapauksissa luontainen suoja voi olla tarpeeksi hyvä, että tutkimukseen vain ympäristö, vain olla valmiita on merkittävä laskeuma , mutta jos testaus-ympäristö on mitään vastaavaa tuotantoa ... saatat tarvita jonkin verran lisäsuojana).
be designed in as part of the matching networks, there is no way around it.

Näistä vuorotiheyttä, ESD on
suunniteltava osana vastintuki verkkoihin, ei ole mitään keinoa sen ympärille.Excellence in ESD ja IO Design