Kysymys on Spartan 3 I / O-portti initialization

[EDA_hg81]

Olen käyttänyt muutaman I / O-nastat Spartan 3 toteuttamiselle Power jakso, aika välillä on kriittinen.

Ongelmana on, kun valtaa koko järjestelmän käynnistymisen aikana, kun kaikki I / O-portit ovat joutuneet jättämään korkea samaan aikaan, ja sitten kaikki on ajettu vähän.

Ongelmana on mainittu tilanne on mahdoton toteuttaa Power järjestyksessä, koska kaikki I / O-portit ovat joutuneet jättämään korkea samaan aikaan ja kääntää kaikki Mosfet.

Miten voin korjata tämän?

Pitäisikö minun liittää puskurin välillä FPGA ja Mosfet.

Kiitos.

 

[bis_]

Ei ole mitään keinoa valvoa I / O loppuun asennusprosessi, valitettavasti.Voit käyttää DONE signaali ohjata ulkoisia laitteita käynnistyksen yhteydessä.

bis

 

[EDA_hg81]

Aion liittää vaihtosuuntaajan välillä FPGA ja Mosfet ja käyttää RC viive piiri

viive teho vaihtosuuntaaja.

Ihmettelen, jos käyttöjännite on invertteriteknologialla 74LVT04 vuodesta 2.7V ja 3.6V tarkoittaa 74LVT04 vain

voi luotettavasti välinen alue?

Jos se on totta, en voi asettaa RC viive piiri viivästyttää 2 toinen ennen teho 74LVT04 rearchs 2.5V?

Ehkä tämä on tapa toteuttaa Power järjestyksessä.

Luuletko, että se on mahdollista?

 

[echo47]

Jos PIN HSWAP_EN on pieni, kaikki I / O-nastojen on pull-up vastukset (muutama kilo-ohmia) määrityksen aikana.
Jos PIN HSWAP_EN on korkea, kaikki I / O-nastaa on float (korkea-impedanssi) määrityksen aikana.

Voisit tie HSWAP_EN korkea kellua I / O-nastaa määrityksen aikana, ja asenna sitten oma heikko avattavan vastukset pitää I / O-nastojen alhainen määrityksen aikana.

En ole koskaan käyttänyt 74LVT04.

 

[EDA_hg81]

Quote:

Voisit tie HSWAP_EN korkea kellua I / O-nastaa määrityksen aikana, ja asenna sitten oma heikko avattavan vastukset pitää I / O-nastojen alhainen määrityksen aikana

 

[tkbits]

Mitään määritelty UCF tai VHDL / Verilog / kaavamaisen ei tunneta vasta kokoonpano.Sinun tulee lisätä ulkoisia vastuksia on heikko vetää linjat matala tai korkea aikana käynnistyksen ja kokoonpano.

Jos tämä jää silti käynnistyksen sekvensointi liian arvaamaton, lisää käynnistyksen Counters (viivästyksen) tai teho-valtion koneen suunnittelua.

Quote:

Jos se on totta, en voi asettaa RC viive piiri viivästyttää 2 toinen ennen teho 74LVT04 rearchs 2.5V?

 

[EDA_hg81]

Käytin virta laskuri minun suunnittelussa.

Mutta IO edellytys aikana kokoonpano on arvaamaton.

Olen yrittänyt käyttää RC piiri ratkaisemaan tämän ongelman.

Annan teille kaikki tiedämme tuloksen.

Kiitos.

 

[grittinjames]

parempi tapa on käyttää tehty signaalia, joka toimitetaan laitteen

 

[EDA_hg81]

Vielä yksi kysymys,

Kun virta inverter, tuotos invertteri on korkea tai matala?

Olisi pieni oikeassa?

Kiitos

 

[grittinjames]

Olen asia, jos ur ole antaa panoksensa inverter CMOS ja TTL voi olla erilaisia O / P

 

[tkbits]

Ihannetapauksessa, jos tulo jää alhaiseksi, koska valta kasvaa, tuotanto nousee.Ja jos tulo noustessa valta nousee, parhaassa tapauksessa tuotanto pysyy alhaisena.Jos tulo on arvaamaton tai nousee osittain, tuotos voi olla arvaamaton.

 

[EDA_hg81]

Jos käytän RC piiri suuremmaksi valta kasvaa aika vaihtosuuntaajan ja panos kasvaa aika inverter seuraa I / O kasvaa aikataulu asettaa FPAG ilman RC valtaa välittömästi.

Mikä on tulos?

Joku sanoi, että jos käyttää tällä tavalla vaihtosuuntaaja voi vaurioitua.

Kiitos.