kysymys saada virhe maksua skaalaus DAC

[wholx]

Olen simuloimalla MSB jänniteskaalauksen ja LSB periä skaalaus DAC kanssa mauste. lähtö on voitto virhe on 5% ja offset virhe 0. Ihmettelen miten ihmeessä saada virhe. mukaan simulointi, MSB jännite-skaalaus subDAC toiminut hyvin, joten ongelma on LSB subdDAD. vaikutteita loistaudit kapasitanssin ja-vastus on suljettu pois jo. simulointi osoitti, että alustus ennen jokaista muuntamisesta on tehty odotetusti. Tietääkö kukaan mitään muita syitä, jotka tuottavat voittoa virhe?

 

[demodb]

Oletko harkinnut kvantisointi melu?

 

[sunking]

miten määrittelet saada virhe?

 

[wholx]

voitto virhe oli noin 3%. Tein toinen testi lisäämällä Cmin maksu-skaalaus subDAC vuodesta 1pF ja 1nF. tulos oli hyvä ja saada virhe laski 0,01%. joten kai tämä tarkoittaa, että on lois kapasitanssin rinnalla kapasitanssit vuonna subDAC, olenko oikeassa? mutta kysymys on, miten tulla? kuten sanoin tuotos puskuri oli toteutti ihanteellinen vahvistin (en elementti nimeltään E kirjastosta), mikä kai ei ole lois kapasitanssi. jollakulla on idea?